特許

J-GLOBAL ID：200903025131779443

半導体装置及びその製造方法

発明者： 松本 義幸 ,  小川 尚希 ,  田中 泰宏 ,  小早川 治彦
出願人/特許権者： 日本インター株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2000-213220
公開番号（公開出願番号）：特開2002-033326
出願日： 2000年07月13日
公開日（公表日）： 2002年01月31日
要約：

【要約】 (修正有)【課題】リーク電流の少ない高速整流素子を得ること、及びその製造工程を簡略化して製造コストの低減を図ること。【解決手段】第3の半導体層4及びチャネルストッパ層6にライフタイムキラーとしてPt10をドープする。また、その製造工程ではPt10を蒸着するための再度のフォトレジスト塗布工程を省略する。【効果】以上のように本発明によれば、Ptを蒸着するために再度フォトレジストを塗布する工程を省略することにより製造工程を簡略化し、製造コストの低減を図ることができると共に、リーク電流の低いFRDが得られるなどの優れた効果が期待できる。

請求項（抜粋）：

一方導電型の第1の半導体層に接して不純物濃度の低い一方導電型の第2の半導体層が積層してなる半導体基板と、前記一方導電型の第2の半導体層内に形成された他方導電型の第3の半導体層と、該他方導電型の第3の半導体層の外周を囲む前記一方導電型の第2の半導体層内に形成された一方導電型のチャネルストッパ層と、前記半導体基板の端部表面に形成されたEQR電極と、を有する半導体装置において、前記他方導電型の第3の半導体層と前記一方導電型のチャネルストッパ層にライフタイムキラーをドープしたことを特徴とする半導体装置。

IPC (2件)：

H01L 21/329 ,  H01L 29/861

FI (2件)：

H01L 29/91 A ,  H01L 29/91 C

引用特許：

出願人引用 (4件)

• 絶縁ゲート型バイポーラトランジスタ
  公報種別：公開公報   出願番号：特願平4-175430   出願人：日本電装株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平8-055775   出願人：株式会社日立製作所
• 電力用半導体素子
  公報種別：公開公報   出願番号：特願平9-176896   出願人：株式会社東芝
• 半導体装置
  公報種別：公開公報   出願番号：特願平11-032282   出願人：株式会社東芝