特許
J-GLOBAL ID：200903025299648247

接合型FETの駆動回路並びに半導体装置及びその製造方法

発明者：
山本 剛

山本 剛 について

, 
ラジェシュ クマール

ラジェシュ クマール について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 足立 勉
公報種別：公開公報
出願番号（国際出願番号）：特願2001-259662
公開番号（公開出願番号）：特開2003-068980
出願日： 2001年08月29日
公開日（公表日）： 2003年03月07日
要約：
【要約】【課題】 温度変化が生じたときでも、接合型FETのチャネルへの少数キャリアの注入量を抑制できるようにする。【解決手段】 JFET2および温度補償用ダイオード10は、JFET2のゲート-ソース間の順方向特性と温度補償用ダイオード10の順方向特性とが等しい温度依存性を有するように形成されている。NPNトランジスタ6がターンオンすると、温度補償用ダイオード10に印加される順方向電圧はそのビルトイン電圧に保持される。そして、JFET2のゲート-ソース間には、電池8の起電力分だけ、温度補償用ダイオード10の順方向電圧よりも低い電圧が印加される。JFET2のゲート-ソース間の順方向電圧(ゲート電圧VG)は、ゲート-ソース間のビルトイン電圧よりも低い値(Vo)に抑制され、ゲート電流IGも抑制されることになる。
請求項（抜粋）：
接合型FETのゲート-ソース間に順方向電圧を印加する順バイアス手段を備えた駆動回路であって、前記接合型FETと同一チップ上に形成されたダイオードであって、その順方向特性が該接合型FETのゲート-ソース間の順方向特性と略等しい温度依存性を有する温度補償用ダイオードと、該温度補償用ダイオードに順方向電圧を印加するダイオード駆動手段と、前記接合型FETのゲート-ソース間の順方向電圧を該温度補償用ダイオードの順方向電圧よりも低くなるよう制限する電圧制限手段と、を備えたことを特徴とする接合型FETの駆動回路。
IPC (6件)：
H01L 27/095 ,  H01L 21/337 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 29/808 ,  H03K 17/695
FI (4件)：
H01L 29/80 E ,  H01L 29/80 C ,  H01L 27/04 A ,  H03K 17/687 B
Fターム (35件)：
5F038AV04 ,  5F038AV20 ,  5F038CA02 ,  5F038DF01 ,  5F038EZ14 ,  5F038EZ20 ,  5F102FA03 ,  5F102FA04 ,  5F102GA01 ,  5F102GA14 ,  5F102GB04 ,  5F102GC07 ,  5F102GC09 ,  5F102GD04 ,  5F102GJ02 ,  5F102HC01 ,  5F102HC07 ,  5F102HC21 ,  5J055AX15 ,  5J055BX16 ,  5J055CX20 ,  5J055DX12 ,  5J055DX65 ,  5J055EX07 ,  5J055EY01 ,  5J055EY12 ,  5J055EY17 ,  5J055EY21 ,  5J055EZ03 ,  5J055EZ09 ,  5J055EZ57 ,  5J055FX33 ,  5J055GX01 ,  5J055GX06 ,  5J055GX07
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM