特許
J-GLOBAL ID:200903073814288105

静電誘導トランジスタの駆動方法及び駆動回路

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平9-133195
公開番号(公開出願番号):特開平10-327059
出願日: 1997年05月23日
公開日(公表日): 1998年12月08日
要約:
【要約】【課題】SITを低損失で駆動できる駆動方法及び駆動回路を実現する。【解決手段】SITのオン状態において、ゲート・ソース間に、ゲート領域とドリフト領域からなるpn接合のビルトイン電圧を越えない大きさの順バイアスゲート電圧を与える。【効果】オン電圧とターンオフ損失をともに低減できるので、損失が大幅に低減される。
請求項(抜粋):
半導体基板に設けられるドレイン電極,ソース電極及びゲート電極を備える静電誘導トランジスタの駆動方法において、前記静電誘導トランジスタのオン状態において、前記ソース電極とゲート電極との間に印加する順方向のゲート電圧の値が、0(V)よりも大きくかつ前記ソース電極と前記ゲート電極との間のビルトイン電圧以下に保たれる期間があることを特徴とする静電誘導トランジスタの駆動方法。
IPC (2件):
H03K 17/56 ,  H02M 1/08
FI (2件):
H03K 17/56 Z ,  H02M 1/08 A
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る