特許

J-GLOBAL ID：200903025338307819

半導体装置

発明者： 野尻 尚紀
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-158331
公開番号（公開出願番号）：特開2001-339047
出願日： 2000年05月29日
公開日（公表日）： 2001年12月07日
要約：

【要約】【課題】 グローバル段差を小さく抑えながら、出力トランジスタをパッドに接続する金属配線を広い幅に形成する【解決手段】 基板2には2分割されたNMOSトランジスタN1とPMOSトランジスタP1とが形成される。前記トランジスタN1、P1に接続する電源配線VDD、VSSは第2配線層に配置される。最上配線層である第3配線層には金属配線16が配置され、この金属配線16にパッド17が接続される。前記金属配線16の幅を、許容電流能力を高めるように広く形成した場合であっても、I/O領域における第1配線層の配線面積率を低く維持できる。従って、I/O領域とチップ内部領域との間のグローバル段差が小さく抑えられる。

請求項（抜粋）：

複数の配線層を持つ半導体装置であって、基板に形成された出力トランジスタと、前記出力トランジスタに電源を供給し、前記複数の配線層のうち所定の配線層に配置される電源配線と、前記出力トランジスタの出力を外部出力するためのパッドと、前記出力トランジスタを前記パッドに接続するための金属配線とを有し、前記金属配線は、前記電源配線が配置された配線層よりも上層の配線層に配置されることを特徴とする半導体装置。

IPC (5件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/82 ,  H01L 21/3205 ,  H01L 21/768

FI (7件)：

H01L 27/04 D ,  H01L 21/82 W ,  H01L 21/82 L ,  H01L 21/88 Z ,  H01L 21/88 T ,  H01L 21/90 A ,  H01L 27/04 E

Fターム (20件)：

5F033NN38 ,  5F033UU04 ,  5F033VV04 ,  5F033VV05 ,  5F033VV07 ,  5F033XX01 ,  5F033XX24 ,  5F038BE07 ,  5F038CD02 ,  5F038CD03 ,  5F038CD20 ,  5F038DF01 ,  5F038EZ20 ,  5F064BB26 ,  5F064CC12 ,  5F064DD01 ,  5F064DD32 ,  5F064DD42 ,  5F064EE52 ,  5F064EE53

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平8-251765   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-090544   出願人：オリンパス光学工業株式会社
• 半導体装置とその製造方法
  公報種別：公開公報   出願番号：特願平7-049353   出願人：ソニー株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平10-180626   出願人：沖電気工業株式会社