特許
J-GLOBAL ID：200903025454439269

半導体装置

発明者：
高橋 理

高橋 理 について

, 
山西 雄司

山西 雄司 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-055211
公開番号（公開出願番号）：特開2001-244422
出願日： 2000年03月01日
公開日（公表日）： 2001年09月07日
要約：
【要約】【課題】 低電圧回路部と高電圧回路部の高耐圧分離を、該高電圧回路部と低電圧回路部とを接続する配線電極が配置される領域においても実現できるようにする。【解決手段】 半導体基板10のドレインコンタクト領域21の周囲には、ソース領域22との間にチャネル領域23が形成されるように島状で且つN型の延長ドレイン領域24が設けられている。延長ドレイン領域24の周縁部近傍には、延長ドレイン領域24と逆方向バイアス電圧が印加されるP型の第1の埋め込み領域25が設けられている。高電圧回路部11は、半導体基板10における延長ドレイン領域24に対するソース領域22と反対側の領域に延長ドレイン領域24と間隔をおいて設けられている。素子形成領域34の上部で且つその周縁部近傍の領域には、素子形成領域34と逆方向バイアス電圧が印加される環状で且つP型の第2の埋め込み領域35が設けられている。
請求項（抜粋）：
P型の半導体基板に設けられた島状の第1のN型領域と、前記半導体基板における前記第1のN型領域の周縁部の近傍に設けられ、前記第1のN型領域に対して逆方向バイアス電圧が印加される環状の第1のP型領域と、前記半導体基板に前記第1のN型領域と間隔をおいて設けられた島状の第2のN型領域と、前記半導体基板における前記第2のN型領域の周縁部の近傍に設けられ、前記第2のN型領域に対して逆方向バイアス電圧が印加される環状の第2のP型領域とを備えていることを特徴とする半導体装置。
IPC (4件)：
H01L 27/08 331 ,  H01L 21/761 ,  H01L 21/76 ,  H01L 29/78
FI (5件)：
H01L 27/08 331 Z ,  H01L 21/76 J ,  H01L 21/76 S ,  H01L 29/78 301 W ,  H01L 29/78 301 R
Fターム (26件)：
5F032AB02 ,  5F032AB05 ,  5F032BA01 ,  5F032BA05 ,  5F032BA08 ,  5F032CA03 ,  5F032CA17 ,  5F032CA24 ,  5F032CA25 ,  5F040DA18 ,  5F040DB01 ,  5F040DC01 ,  5F040EF18 ,  5F040EK00 ,  5F040EM01 ,  5F040EM02 ,  5F040EM03 ,  5F048AA04 ,  5F048AA05 ,  5F048AB04 ,  5F048AC06 ,  5F048BC03 ,  5F048BC05 ,  5F048BD04 ,  5F048BE03 ,  5F048BH05
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM