特許
J-GLOBAL ID:200903026011559462

半導体パッケージ及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 三好 秀和 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-182360
公開番号(公開出願番号):特開2001-015644
出願日: 1999年06月28日
公開日(公表日): 2001年01月19日
要約:
【要約】【課題】実装面積の縮小が可能になり、高密度実装の要求に十分対応することができる半導体パッケージを提供する。【解決手段】 アイランド部の表裏両面にそれぞれ搭載された第1及び第2の半導体チップと、前記アイランド部の周囲より外側へ向けて延設された複数の第1のアウターリードと、前記各第1のアウターリード間において該第1のアウターリードと段違いに前記アイランド周囲部より外側へ向けてそれぞれ延設された第2のアウターリードとを備え、前記第1及び第2の半導体チップと前記第1及び第2のアウターリードとを電気的に接続して、封止部材で封止した。
請求項(抜粋):
アイランド部の表裏両面にそれぞれ搭載された第1及び第2の半導体チップと、前記アイランド部の周囲より外側へ向けて延設された複数の第1のアウターリードと、前記各第1のアウターリード間において該第1のアウターリードと段違いに前記アイランド周囲部より外側へ向けてそれぞれ延設された第2のアウターリードとを備え、前記第1及び第2の半導体チップと前記第1及び第2のアウターリードとを電気的に接続して、封止部材で封止したことを特徴とする半導体パッケージ。
IPC (2件):
H01L 23/28 ,  H01L 21/56
FI (2件):
H01L 23/28 A ,  H01L 21/56 R
Fターム (8件):
4M109AA01 ,  4M109BA01 ,  4M109CA21 ,  4M109DA10 ,  5F061AA01 ,  5F061BA01 ,  5F061CA21 ,  5F061DD12
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る