特許
J-GLOBAL ID：200903026473271987

半導体装置の製造方法

発明者：
丸汎ラジェシュクマール

丸汎ラジェシュクマール について

, 
アドルフ ショーン

アドルフ ショーン について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (3件)： 伊藤 洋二 ,  三浦 高広 ,  水野 史博
公報種別：公開公報
出願番号（国際出願番号）：特願2008-125683
公開番号（公開出願番号）：特開2009-277757
出願日： 2008年05月13日
公開日（公表日）： 2009年11月26日
要約：
【課題】導電型が異なる不純物層を順に形成する場合に、先に形成した不純物層へのドーピング用の不純物が後に形成する不純物層に混入されることを抑制する。【解決手段】p+型第2ゲート層8を形成してから次のロットでn-型チャネル層7を形成する工程に移行する前の工程として、n-型チャネル層7の成長温度よりも高い温度においてCVD装置内のSiCコーティングの表面をエッチングするエッチング処理と、エッチング処理後にCVD装置内をn-型チャネル層7の成長温度よりも高い温度で加熱する加熱処理とを行う第1の残留不純物除去工程と、n-型チャネル層7の成長レートよりも早い成長レートにて、後工程で成長させるn-型チャネル層7と同じ導電型の不純物層をカーボン容器の内壁面のSiCコーティングの表面にデポジションするデポジション工程を行う第2の残留不純物除去工程を行う。【選択図】図1
請求項（抜粋）：
内壁面に成長材料のコーティング(24)がなされた内部容器(21)と、半導体基板(1〜5)を搭載するサセプタ(23)とを有する結晶成長装置(20)を用意し、第1ロットの前記半導体基板(1〜5)を前記結晶成長装置(20)内に配置した後、該結晶成長装置(20)を用いて前記半導体基板(1〜5)に対して第1不純物濃度となる第1導電型の第1不純物層(7)と第2不純物濃度となる第2導電型の第2不純物層(8)とを順に形成したのち、第1ロットとは別ロットとなる第2ロットの前記半導体基板(1〜5)を前記結晶成長装置(20)内に配置し、繰り返し前記第1不純物層(7)および前記第2不純物層(8)を形成する半導体装置の製造方法において、 前記第1不純物濃度よりも前記第2不純物濃度の方が高くなるようにする場合における前記第2不純物層(8)を形成してから前記第1不純物層(9)を形成する工程に移行する前の工程、もしくは、前記第1不純物濃度よりも前記第2不純物濃度の方が低くなるようにする場合における前記第1ロットの前記第1不純物層(7)を形成してから前記第2ロットの前記第2不純物層(8)を形成する工程に移行する前の工程として、 前記第1、第2不純物層(7、8)の成長温度よりも高い温度において前記成長材料のコーティング(24)の表面をエッチングするエッチング処理と、前記エッチング処理後に前記結晶成長装置(20)内を前記第1、第2不純物層(7、8)の成長温度よりも高い温度で加熱する加熱処理とを行う第1の残留不純物除去工程と、 前記第1、第2不純物層(7、8)の成長レートよりも早い成長レートにて、後工程で成長させる前記第1不純物層(7)もしくは前記第2不純物層(8)と同じ導電型の不純物層を前記内部容器(21)の前記成長材料のコーティング(24)の表面にデポジションするデポジション工程を行う第2の残留不純物除去工程のいずれか1つ、もしくは、両方を残留不純物除去工程として行うことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/337 ,  H01L 29/808 ,  H01L 21/302 ,  H01L 29/80
FI (3件)：
H01L29/80 C ,  H01L21/302 201A ,  H01L29/80 V
Fターム (18件)：
5F004AA14 ,  5F004BA19 ,  5F004BB18 ,  5F004BD04 ,  5F004DA22 ,  5F004DA23 ,  5F004DA29 ,  5F004DB00 ,  5F004FA01 ,  5F102GB04 ,  5F102GC08 ,  5F102GD04 ,  5F102GJ02 ,  5F102GL02 ,  5F102GR07 ,  5F102HC01 ,  5F102HC15 ,  5F102HC21
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM