特許
J-GLOBAL ID：200903026616953871

半導体装置の製造方法

発明者：
柳田 敏治

柳田 敏治 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平10-155090
公開番号（公開出願番号）：特開平11-354633
出願日： 1998年06月04日
公開日（公表日）： 1999年12月24日
要約：
【要約】【課題】 微細で高アスペクト比の接続孔により、低抵抗で信頼性の高い層間接続を実現できる半導体装置の製造方法を提供する。【解決手段】 被処理基板をスパッタエッチングでクリーニングするに際し、スパッタイオンのエネルギを段階的に高めつつクリーニングする。【効果】 プラズマが安定に立ち上がり、接続孔7底部の自然酸化膜8やエッチング残渣等が低ダメージで除去される。
請求項（抜粋）：
被処理基板表面をスパッタエッチングによりクリーニングする工程、クリーニングされた前記被処理基板上に導電層を形成する工程を有する半導体装置の製造方法であって、前記クリーニング工程は、スパッタイオンのエネルギを所定値まで段階的に高めつつスパッタエッチングする第1のクリーニング工程と、前記所定値のエネルギによりスパッタエッチングを継続する第2のクリーニング工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/768 ,  H01L 21/3065
FI (3件)：
H01L 21/90 C ,  H01L 21/302 N ,  H01L 21/90 Z
引用特許：
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM