特許
J-GLOBAL ID：200903027030174527

絶縁ゲート型半導体装置及びその製造方法

発明者：
原田 昭彦

原田 昭彦 について

, 
秋谷 定則

秋谷 定則 について

, 
古谷 和弘

古谷 和弘 について

, 
渡邊 久

渡邊 久 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 眞鍋 潔 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-029928
公開番号（公開出願番号）：特開2001-223360
出願日： 2000年02月08日
公開日（公表日）： 2001年08月17日
要約：
【要約】【課題】 絶縁ゲート型半導体装置及びその製造方法に関し、電極間の短絡を防止するとともに、セパレータ同士の短絡を防止し、また、寄生容量の増大を防止する。【解決手段】 基板分離用絶縁膜2によって半導体基板1から分離した能動領域となる半導体層3上に、支柱状の主ゲート電極6と梁状導電体パターン7からなるT字状のゲート電極を設けるとともに、梁状導電体パターン7の直下のゲート絶縁膜の膜厚を主ゲート電極6の直下のゲート絶縁膜4の膜厚より厚くする。
請求項（抜粋）：
能動領域となる半導体層を基板分離用絶縁膜によって半導体基板から分離した絶縁ゲート型半導体装置において、支柱状の主ゲート電極と梁状導電体パターンからなるT字状のゲート電極を設けるとともに、前記梁状導電体パターンの直下のゲート絶縁膜の膜厚を前記主ゲート電極の直下のゲート絶縁膜の膜厚より厚くしたことを特徴とする絶縁ゲート型半導体装置。
IPC (2件)：
H01L 29/786 ,  H01L 21/336
FI (4件)：
H01L 29/78 617 S ,  H01L 29/78 617 K ,  H01L 29/78 622 ,  H01L 29/78 626 Z
Fターム (35件)：
5F110AA02 ,  5F110AA04 ,  5F110AA15 ,  5F110AA26 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD25 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE22 ,  5F110EE24 ,  5F110EE32 ,  5F110EE42 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF13 ,  5F110FF23 ,  5F110FF29 ,  5F110GG12 ,  5F110GG22 ,  5F110GG23 ,  5F110GG37 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HK05 ,  5F110HM12 ,  5F110HM13 ,  5F110NN62 ,  5F110NN65 ,  5F110NN66 ,  5F110QQ17
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM