特許
J-GLOBAL ID：200903027089462615
LSIレイアウト設計方法および装置、セルライブラリ、並びに半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-143936
公開番号（公開出願番号）：特開平11-045942
出願日： 1998年05月26日
公開日（公表日）： 1999年02月16日
要約：
【要約】【課題】 セル変更に起因する配線遅延時間の変化を抑えて、短い処理時間で確実に要求仕様を満足させるLSIレイアウト設計方法を提供する。【解決手段】 回路設計情報12に基づいてセルを並列配置する(配置処理S2)と共にセル間の配線を行い(配線処理S4)複数のセル行からなるブロックレイアウトを設計する。このブロックレイアウトから、要求仕様11を満たさないセルを変更対象セルとして抽出し(変更セル抽出処理S5)要求仕様11を満たすために必要な駆動能力を算出する(駆動能力算出処理S6)。セル変更処理S7によって、前記変更対象セルを、ストレッチャブルセルライブラリ13に準備された,論理が等価で必要駆動能力を有しかつセル行におけるセル並び方向の幅および端子位置が同一のセルに変更する。このときデザインルールエラーが生じないよう、予めセル行間に純配線領域を設けておく(純配線領域設定処理S3)。
請求項（抜粋）：
LSIレイアウト設計方法であって、回路設計情報に基づいて設計された,並列状態の複数のセル行からなるブロックレイアウトに対して、要求仕様を満たすようセルを変更するセル変更処理を備え、前記セル変更処理は、配置可能なセルの集合であるセルライブラリとして、論理が等価でありかつ駆動能力が異なるセルについて、セル行におけるセル並び方向の幅および端子位置が同一のセルレイアウトが与えられているストレッチャブルセルライブラリを用いて、セル変更を行うことを特徴とするLSIレイアウト設計方法。
IPC (2件)：
FI (4件)：
H01L 21/82 C
, G06F 15/60 654 K
, G06F 15/60 658 B
, H01L 21/82 B
