特許
J-GLOBAL ID：200903027404931378
回路パターン検査装置、および回路パターン検査方法
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
井上 学
, 戸田 裕二
公報種別：公開公報
出願番号（国際出願番号）：特願2008-057153
公開番号（公開出願番号）：特開2009-218241
出願日： 2008年03月07日
公開日（公表日）： 2009年09月24日
要約：
【課題】 半導体ウェーハに形成された半導体チップのメモリマット部の最周辺部まで高感度に欠陥判定できる検査装置およびその検査方法を提供する。【解決手段】 半導体ウェーハに形成されたダイの回路パターンの繰り返し性に基づいて画像のデータを複数の画像メモリに分配して格納し、画像メモリに格納された画像のデータを繰り返し性の方向に加算平均した合成参照画像と比較して差分画像を生成し、差分画像の差分値が予め定められたしきい値より大きい領域を欠陥と判定し、欠陥の画像のデータと欠陥の座標を含む欠陥情報の複数を統合して出力する。【選択図】図1
請求項（抜粋）：
半導体ウェーハに形成されたダイの回路パターンの画像を取得して欠陥を判定する回路パターン検査装置において、前記回路パターンの繰り返し性に基づいて分配された前記画像のデータを記憶する複数の画像メモリと、該画像メモリに記憶された前記画像のデータを前記繰り返し性の方向に加算平均した合成参照画像と比較して差分画像を生成し、該差分画像の差分値が予め定められたしきい値より大きい領域を欠陥と判定する複数のプロセッサエレメントと、該プロセッサエレメントで判定された欠陥の画像のデータと欠陥の座標を含む欠陥情報の複数を統合して出力する情報統合部とを備えたことを特徴とする回路パターン検査装置。
IPC (3件)：
H01L 21/66
, G01N 21/956
, G01N 23/225
H01L21/66 J
, G01N21/956 A
, G01N23/225
2G001AA03
, 2G001BA07
, 2G001BA15
, 2G001CA03
, 2G001FA01
, 2G001FA02
, 2G001FA06
, 2G001GA06
, 2G001GA08
, 2G001HA09
, 2G001JA02
, 2G001JA07
, 2G001JA13
, 2G001JA16
, 2G001KA03
, 2G001LA11
, 2G001MA05
, 2G001PA07
, 2G001PA11
, 2G051AA51
, 2G051AA56
, 2G051AB02
, 2G051AB07
, 2G051AC21
, 2G051CB01
, 2G051CB05
, 2G051DA07
, 2G051EA08
, 2G051EA12
, 2G051EA14
, 2G051EA16
, 2G051EA19
, 2G051EB01
, 2G051EC01
, 2G051EC03
, 4M106AA01
, 4M106AA02
, 4M106BA02
, 4M106BA04
, 4M106CA39
, 4M106DB20
, 4M106DJ18
, 4M106DJ19
, 4M106DJ20
出願人引用 (8件)
全件表示
審査官引用 (1件)
-
パターン検査装置
公報種別：公開公報
出願番号：特願平11-265424
出願人：大日本スクリーン製造株式会社
前のページに戻る
