特許
J-GLOBAL ID：200903027456035516

半導体装置

発明者：
熊谷 直樹

熊谷 直樹 について

, 
原田 祐一

原田 祐一 について

, 
神保 信一

神保 信一 について

, 
伊倉 巧裕

伊倉 巧裕 について

, 
藤平 龍彦

藤平 龍彦 について

, 
吉田 和彦

吉田 和彦 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2002-262230
公開番号（公開出願番号）：特開2003-224244
出願日： 2002年09月09日
公開日（公表日）： 2003年08月08日
要約：
【要約】【課題】ブリッジ回路のMOSFETを1つのチップに形成した場合に、寄生トランジスタによる寄生効果で素子が破壊されることを防ぐ。【解決手段】横型MOSFETのソース領域4、ドレイン領域5、pウェル領域3が形成されるnウェル領域2にアノード電極15を設けてショットキー接合16を形成する。順方向バイアスされる可能性のあるPN接合に並列に多数キャリアデバイスであるショットキーバリアダイオードを接続することで、PN接合が順バイアスされ少数キャリアが発生しないようにし、寄生効果を抑制する。
請求項（抜粋）：
第1導電型半導体基板の第1主面上に形成された少なくとも1つの第2導電型半導体領域と、該第2導電型半導体領域内に形成された第1導電型半導体領域と、該第1導電型半導体領域内に形成された第2導電型ドレイン領域および第2導電型ソース領域と、該ドレイン領域およびソース領域に挟まれた、前記第1導電型半導体領域表面上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、前記第1導電型半導体領域とソース領域とに接続されたソース電極と、前記ドレイン領域に接続されたドレイン電極とを備えたトランジスタにおいて、前記ドレイン電極にカソード電極が接続され、前記ソース電極にアノード電極が接続されたショットキーバリアダイオードを前記トランジスタと同一チップ上に備えることを特徴とする半導体装置。
IPC (8件)：
H01L 27/06 311 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/04 ,  H01L 27/088 ,  H01L 29/47 ,  H01L 29/78 ,  H01L 29/872
FI (5件)：
H01L 27/06 311 B ,  H01L 29/78 301 K ,  H01L 29/48 F ,  H01L 27/08 102 A ,  H01L 27/04 H
Fターム (45件)：
4M104CC03 ,  4M104FF01 ,  4M104GG09 ,  4M104GG18 ,  5F038AV06 ,  5F038BH01 ,  5F038BH18 ,  5F038EZ20 ,  5F048AA03 ,  5F048AC06 ,  5F048AC10 ,  5F048BA01 ,  5F048BB16 ,  5F048BC03 ,  5F048BC07 ,  5F048BE02 ,  5F048BE09 ,  5F048BF16 ,  5F048BF17 ,  5F048BF18 ,  5F048BH04 ,  5F048BH05 ,  5F048CC06 ,  5F048CC13 ,  5F048CC16 ,  5F048CC18 ,  5F140AA17 ,  5F140AB01 ,  5F140AB06 ,  5F140BA01 ,  5F140BD18 ,  5F140BD19 ,  5F140BF42 ,  5F140BF44 ,  5F140BH03 ,  5F140BH17 ,  5F140BH18 ,  5F140BH30 ,  5F140BH49 ,  5F140BJ25 ,  5F140CB07 ,  5F140CB08 ,  5F140CB10 ,  5F140CD09 ,  5F140DA08
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM