特許

J-GLOBAL ID：200903027841284217

半導体集積回路の論理セル配置方法

発明者： 宗村 泰三 ,  檜山 徹 ,  佐々木 哲雄 ,  徳山 弘毅 ,  鈴木 勝喜
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋本 正実
公報種別：公開公報
出願番号（国際出願番号）：特願平11-055812
公開番号（公開出願番号）：特開2000-250964
出願日： 1999年03月03日
公開日（公表日）： 2000年09月14日
要約：

【要約】【課題】 半導体集積回路の論理セル配置方法において、論理セルを規則正しく所望位置に配置可能で、かつ論理セル間の配線長をできるだけ短くすることを可能とし、配線性の高い論理セル配置と、論理セル間の配線長増加に伴うディレイ悪化の抑止を可能とすること。【解決手段】 論理セルに対して相対的位置関係の情報を含んだ識別名1A,1B,1D、2A〜2D、3B〜3D、4A〜4Dを予め付しておいて論理セル配置時にその識別名から論理セル群をグループとして認識し、前記情報により相対的位置関係を保存して仮配置した後、同一グループに属する論理セルを論理セル配置領域(LSIチップ100)の縦方向又は横方向に移動し、整列配置する。

請求項（抜粋）：

半導体集積回路設計時における半導体集積回路の論理セルの配置方法において、前記論理セルに対して相対的位置関係の情報を含んだ識別名を予め付しておき、論理セル配置時にその識別名から論理セル群をグループとして認識し、前記情報により相対的位置関係を守って仮配置した後、同一グループに属する論理セルを論理セル配置領域の縦方向又は横方向に移動して整列配置することを特徴とする半導体集積回路の論理セル配置方法。

IPC (4件)：

G06F 17/50 ,  H01L 27/118 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

G06F 15/60 658 A ,  G06F 15/60 658 U ,  H01L 21/82 M ,  H01L 27/04 A

Fターム (15件)：

5B046AA08 ,  5B046BA05 ,  5B046JA02 ,  5F038CA03 ,  5F038CA06 ,  5F038CA17 ,  5F038EZ09 ,  5F038EZ20 ,  5F064AA05 ,  5F064BB01 ,  5F064DD02 ,  5F064DD03 ,  5F064DD15 ,  5F064DD19 ,  5F064HH06

引用特許：

審査官引用 (4件)

• 半導体集積回路装置のレイアウト方法および装置
  公報種別：公開公報   出願番号：特願平8-029208   出願人：株式会社日立製作所
• 集積回路のレイアウト設計方法
  公報種別：公開公報   出願番号：特願平7-277327   出願人：日本電気株式会社
• 半導体装置のレイアウト方法
  公報種別：公開公報   出願番号：特願平8-047431   出願人：日本電気株式会社
• 半導体装置の機能セル配置方法
  公報種別：公開公報   出願番号：特願平6-221601   出願人：日本電気株式会社