特許
J-GLOBAL ID：200903028072570860

GaInP系積層構造体およびそれを用いて作製した電界効果型トランジスタ

発明者：
宇田川 隆

宇田川 隆 について


出願人/特許権者：
昭和電工株式会社

昭和電工株式会社 について


代理人 (1件)： 福田 賢三 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-369705
公開番号（公開出願番号）：特開2002-176169
出願日： 2000年12月05日
公開日（公表日）： 2002年06月21日
要約：
【要約】【課題】 2次元電子を効率的に蓄積することで2次元電子の移動度を高めることができ、その高移動度を利用して低雑音のデバイスとすることができるようにする。【解決手段】 この発明は、GaAs単結晶基板10の表面上に積層された少なくとも、緩衝層11と、GaXIn1-XAs(0≦X≦1)からなる電子走行層12と、GaInPからなるスペーサ層13と、GaInPからなる電子供給層14とを備えたGaInP系積層構造体1において、電子走行層12は、電子供給層14側との接合界面12bに向けて層厚の増加方向にインジウム組成比(1-X)を増加させて勾配を付した組成勾配領域を含む、ことを特徴としている。
請求項（抜粋）：
GaAs単結晶基板の表面上に積層された少なくとも、緩衝層と、GaXIn1-XAs(0≦X≦1)からなる電子走行層と、GaZIn1-ZP(0≦Z≦1)からなるスペーサ層と、GaYIn1-YP(0≦Y≦1)からなる電子供給層とを備えたGaInP系積層構造体において、上記電子走行層が、電子供給層側に向けてインジウム組成比(1-X)を増加させた組成勾配領域を含む、ことを特徴とするGaInP系積層構造体。
IPC (5件)：
H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  C23C 16/30 ,  H01L 21/205
FI (3件)：
C23C 16/30 ,  H01L 21/205 ,  H01L 29/80 H
Fターム (49件)：
4K030AA05 ,  4K030AA11 ,  4K030AA17 ,  4K030BA02 ,  4K030BA08 ,  4K030BA11 ,  4K030BA25 ,  4K030BB12 ,  4K030CA04 ,  4K030FA10 ,  4K030JA01 ,  4K030JA06 ,  4K030LA14 ,  5F045AA04 ,  5F045AB10 ,  5F045AB17 ,  5F045AC01 ,  5F045AC08 ,  5F045AD10 ,  5F045AE23 ,  5F045AF05 ,  5F045AF13 ,  5F045BB16 ,  5F045CA06 ,  5F045DA54 ,  5F045DA57 ,  5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK05 ,  5F102GK06 ,  5F102GK08 ,  5F102GL04 ,  5F102GL16 ,  5F102GL17 ,  5F102GM04 ,  5F102GM08 ,  5F102GM10 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR01 ,  5F102GR04 ,  5F102GR07 ,  5F102GT02 ,  5F102GT03 ,  5F102HC01 ,  5F102HC07
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM