特許

J-GLOBAL ID：200903028197604694

絶縁ゲート型電界効果型トランジスタ及び半導体装置

発明者： 杉井 信之 ,  大西 和博 ,  鷲尾 勝由
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： ポレール特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2008-023907
公開番号（公開出願番号）：特開2008-160145
出願日： 2008年02月04日
公開日（公表日）： 2008年07月10日
要約：

【課題】 本発明は、歪みSOIトランジスタのチャネルにシリコンゲルマニウム層が接することに起因する短チャネル特性の悪化を回避する。更には、歪みSOIトランジスタのダブルゲート化や通常のシリコンないしはSOIトランジスタとの同一ウェハ上への混載を実現する。【解決手段】 本願発明は、例えば、歪み緩和シリコンゲルマニウム層上に歪みシリコン層を成長させ、しかるのちに部分的にシリコンゲルマニウム層を除去することによって、歪みシリコン層によってチャネル層を構成する。【選択図】 図28

請求項（抜粋）：

支持基板上に、棒状の歪みシリコン層と、 前記棒状の歪みシリコン層の長手方向に対して垂直な方向に、前記棒状の歪みシリコン層の上面を跨いで前記棒状の歪みシリコン層の両側面の少なくとも一部を覆うゲート絶縁膜と、当該ゲート絶縁膜上のゲート電極と、 前記棒状の歪みシリコン層の長手方向の、ゲート電極の両側部に位置する領域にソース領域及びドレイン領域と、を有し、 前記棒状の歪みシリコン層の、前記ゲート電極の下部領域に対応して、前記棒状の歪みシリコン層の長手方向に沿ってチャネルが形成されていることを特徴とする絶縁ゲート型電界効果型トランジスタ。

IPC (7件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 27/08 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 21/76 ,  H01L 21/762

FI (11件)：

H01L29/78 618C ,  H01L29/78 618Z ,  H01L29/78 617N ,  H01L29/78 618B ,  H01L29/78 618E ,  H01L29/78 620 ,  H01L27/08 331E ,  H01L27/08 102B ,  H01L27/08 102A ,  H01L21/76 L ,  H01L21/76 D

Fターム (85件)：

5F032AA03 ,  5F032AA08 ,  5F032AA09 ,  5F032AA35 ,  5F032AA44 ,  5F032AA66 ,  5F032AA77 ,  5F032AA82 ,  5F032BA05 ,  5F032BB01 ,  5F032BB06 ,  5F032CA17 ,  5F032DA04 ,  5F032DA13 ,  5F032DA16 ,  5F032DA23 ,  5F032DA33 ,  5F032DA78 ,  5F048AA01 ,  5F048AA04 ,  5F048AA07 ,  5F048AA09 ,  5F048AC01 ,  5F048AC03 ,  5F048BA05 ,  5F048BA07 ,  5F048BA09 ,  5F048BA10 ,  5F048BA14 ,  5F048BA16 ,  5F048BA19 ,  5F048BA20 ,  5F048BB01 ,  5F048BB02 ,  5F048BB05 ,  5F048BC01 ,  5F048BC03 ,  5F048BC11 ,  5F048BC18 ,  5F048BD01 ,  5F048BD06 ,  5F048BD07 ,  5F048BD09 ,  5F048BF16 ,  5F048BG06 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F110AA01 ,  5F110BB04 ,  5F110CC10 ,  5F110DD01 ,  5F110DD03 ,  5F110DD05 ,  5F110DD13 ,  5F110EE24 ,  5F110EE29 ,  5F110EE32 ,  5F110GG01 ,  5F110GG02 ,  5F110GG06 ,  5F110GG12 ,  5F110GG17 ,  5F110GG19 ,  5F110GG22 ,  5F110GG23 ,  5F110GG25 ,  5F110GG28 ,  5F110GG30 ,  5F110GG44 ,  5F110GG45 ,  5F110HJ13 ,  5F110HK09 ,  5F110HK34 ,  5F110HK39 ,  5F110HM02 ,  5F110HM04 ,  5F110HM15 ,  5F110NN62 ,  5F110NN65 ,  5F110NN74 ,  5F110PP01 ,  5F110QQ11 ,  5F110QQ19

引用特許：

出願人引用 (3件)

• ゲートが分離した自己整合ダブル・ゲートMOSFET
  公報種別：公開公報   出願番号：特願2001-143342   出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
• 半導体装置
  公報種別：公開公報   出願番号：特願平8-135037   出願人：株式会社東芝
• 半導体装置および半導体基板
  公報種別：公開公報   出願番号：特願平11-087831   出願人：株式会社日立製作所

審査官引用 (2件)

• 半導体側壁フィンを製造する方法
  公報種別：公開公報   出願番号：特願2001-319845   出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
• 半導体装置、半導体装置の製造方法、半導体基板の製造方法
  公報種別：公開公報   出願番号：特願2002-045597   出願人：株式会社東芝