特許
J-GLOBAL ID：200903028559867478

半導体メモリ

発明者：
三井田 高

三井田 高 について


出願人/特許権者：
イノテック株式会社

イノテック株式会社 について


代理人 (1件)： 香取 孝雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-107176
公開番号（公開出願番号）：特開2004-319544
出願日： 2003年04月11日
公開日（公表日）： 2004年11月11日
要約：
【課題】チャネルを流れる電流を高精度に制御することができる半導体メモリを提供する。【解決手段】電気的書込みおよび消去が可能なトランジスタTCを複数含む半導体メモリにおいて、当該トランジスタは、一対のソース・ドレイン領域BL1, BL2と、ソース・ドレイン領域BL1, BL2の間に設けられたチャネル領域13dと、チャネル領域13dに対向するコントロールゲートCGと、チャネル領域13dとコントロールゲートCGとの間に設けられたフローティングゲートFG1, FG2とを含む。フローティングゲートCGへ電荷を注入する際に、ソースBL1を流れるソース電流51を定電流源60により制御する。【選択図】 図4
請求項（抜粋）：
一対のソース・ドレイン領域と、該ソース・ドレイン領域の間に設けられたチャネル領域と、該チャネル領域に対向するコントロールゲートと、該チャネル領域と該コントロールゲートとの間に設けられたフローティングゲートとを含み電気的書込みおよび消去が可能なトランジスタを複数含む半導体メモリにおいて、該半導体メモリは、 前記フローティングゲートへ電荷を注入する際に、前記ソースを流れるソース電流または前記ドレインを流れるドレイン電流を制御する電流制御手段を含むことを特徴とする半導体メモリ。
IPC (6件)：
H01L21/8247 ,  G11C16/04 ,  G11C16/06 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792
FI (5件)：
H01L29/78 371 ,  G11C17/00 621B ,  G11C17/00 635 ,  G11C17/00 632C ,  H01L27/10 434
Fターム (53件)：
5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD03 ,  5B025AD04 ,  5B025AD08 ,  5B025AD09 ,  5B025AE05 ,  5B025AE07 ,  5F083EP03 ,  5F083EP09 ,  5F083EP14 ,  5F083EP15 ,  5F083EP24 ,  5F083EP40 ,  5F083EP48 ,  5F083EP49 ,  5F083ER02 ,  5F083ER09 ,  5F083ER17 ,  5F083ER19 ,  5F083ER21 ,  5F083ER29 ,  5F083ER30 ,  5F083JA04 ,  5F083JA36 ,  5F083JA39 ,  5F083JA40 ,  5F083KA02 ,  5F083KA08 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083NA01 ,  5F083ZA21 ,  5F101BA03 ,  5F101BA04 ,  5F101BA12 ,  5F101BA16 ,  5F101BA29 ,  5F101BA34 ,  5F101BA35 ,  5F101BB04 ,  5F101BC11 ,  5F101BC13 ,  5F101BD12 ,  5F101BD16 ,  5F101BD35 ,  5F101BE02 ,  5F101BE05 ,  5F101BE06 ,  5F101BE07 ,  5F101BF05
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM