特許
J-GLOBAL ID：200903028562013196

はんだ付け方法および接合構造体

発明者：
山口 敦史

山口 敦史 について

, 
平野 正人

平野 正人 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 青山 葆 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-400721
公開番号（公開出願番号）：特開2003-198117
出願日： 2001年12月28日
公開日（公表日）： 2003年07月11日
要約：
【要約】 (修正有)【課題】 Sn-Bi系材料またはBiを添加したSn-Ag系材料などのはんだ材料を用いて電子部品を基板にはんだ付けする場合に起こるはんだ付け部の劣化を防止し、十分な耐熱疲労強度を得る。【解決手段】 基板1に形成された電極3と、電子部品7の電極9との少なくとも一方において、Cuを含む材料から成る母材3a、9aを被覆するようにバリアメタル層3b、9bを設け、SnおよびBiを含むはんだ材料5をこれら電極間に供給して、はんだ材料を溶融状態でバリアメタル層と接触させ、凝固させることにより電子部品の電極と基板の電極との間をはんだ付けする。
請求項（抜粋）：
SnおよびBiを含むはんだ材料を用いて第1の部材と第2の部材との間をはんだ付けする方法であって、第1の部材および第2の部材の少なくとも一方が、Cuを含む材料から成る母材と母材を被覆するバリアメタル層とを備え、第1の部材と第2の部材との間にはんだ材料を供給してはんだ材料を溶融状態でバリアメタル層と接触させ、凝固させることにより第1の部材と第2の部材との間をはんだ付けすることを含む方法。
IPC (2件)：
H05K 3/34 512 ,  H05K 3/34 501
FI (2件)：
H05K 3/34 512 C ,  H05K 3/34 501 F
Fターム (7件)：
5E319AA07 ,  5E319AB01 ,  5E319AC01 ,  5E319AC17 ,  5E319BB01 ,  5E319CC33 ,  5E319GG11
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM