特許
J-GLOBAL ID:200903028611777253

マイクロプロセッサ

発明者:
出願人/特許権者:
代理人 (1件): 亀谷 美明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-323777
公開番号(公開出願番号):特開2001-142787
出願日: 1999年11月15日
公開日(公表日): 2001年05月25日
要約:
【要約】【課題】 外部回路を設けることなく,二重化された記憶装置を効率よく制御することが可能なマイクロプロセッサを提供する。【解決手段】 TS,DV,TA,TE,およびTRに関しては,マイクロプロセッサ1には0系記憶装置M10および1系記憶装置M11それぞれの専用ポートが備えられている。A,BE,CMD,およびDに関しては,マイクロプロセッサには0系記憶装置および1系記憶装置共通のポートが備えられている。二重化データ転送動作の指定はマイクロプロセッサが有するアドレス変換テーブルのページ記述子にある二重化制御フラグによって行われる。二重化制御フラグがセットされており,かつ,実行する転送動作が記憶装置に対するデータの書き込み動作の場合,二重化されたデータ転送が行われ,0系記憶装置および1系記憶装置の両方に同じデータが書き込まれる。
請求項(抜粋):
N(Nは,2以上整数である。)個の記憶装置に対するデータ転送の制御が可能なマイクロプロセッサであって,前記N個の記憶装置から選択された一の記憶装置に対してのみ所定のデータを転送する1対1データ転送モード,または,前記N個の記憶装置の全てに対して前記所定のデータを転送する1対Nデータ転送モード,のいずれかを選択する多重データ転送制御フラグを含むアドレス変換テーブルを有することを特徴とする,マイクロプロセッサ。
Fターム (5件):
5B018GA04 ,  5B018HA04 ,  5B018MA01 ,  5B018NA08 ,  5B018PA03
引用特許:
審査官引用 (12件)
  • 特開昭63-317863
  • 特開昭62-166456
  • 特開昭56-058200
全件表示

前のページに戻る