特許
J-GLOBAL ID：200903028762999312

半導体装置およびその製造方法

発明者：
塩澤 順一

塩澤 順一 について

, 
関原 章子

関原 章子 について

, 
古畑 武夫

古畑 武夫 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願2006-176646
公開番号（公開出願番号）：特開2008-010480
出願日： 2006年06月27日
公開日（公表日）： 2008年01月17日
要約：
【課題】 フローティングゲート電極層およびコントロールゲート電極層間に形成されるゲート間絶縁膜としてNONON積層膜構造を採用したときに、隣接するフローティングゲート電極層間の電荷移動を防ぐ。【解決手段】 第2のゲート絶縁膜層7がNONON積層膜構造で構成されると共に、その最下層に位置するシリコン窒化膜7aがフローティングゲート電極層FGに接触する領域では形成されているものの素子分離絶縁膜6上にはシリコン酸化膜7bが略全面に渡って形成されている。【選択図】 図3
請求項（抜粋）：
半導体基板と、 前記半導体基板上に形成された第1のゲート絶縁膜層と、 前記第1のゲート絶縁膜層上に形成された第1のゲート電極層と、 複数の前記第1のゲート電極層を互いに分離するように形成された素子分離絶縁膜と、 前記複数の第1のゲート電極層および前記素子分離絶縁膜の上を覆うように形成された第2のゲート絶縁膜層と、 前記第2のゲート絶縁膜層の上に形成された第2のゲート電極層とを備え、 前記第2のゲート絶縁膜層は、NONON積層膜構造を含んで構成されると共に前記NONON積層膜構造のうち前記第1のゲート電極層に接触する最下層の窒化膜層が隣接する前記複数の第1のゲート電極層間において分断されていることを特徴とする半導体装置。
IPC (4件)：
H01L 21/824 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2件)：
H01L29/78 371 ,  H01L27/10 434
Fターム (24件)：
5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP53 ,  5F083EP56 ,  5F083EP76 ,  5F083ER22 ,  5F083GA11 ,  5F083JA04 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083NA01 ,  5F083PR15 ,  5F083PR21 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BD22 ,  5F101BD34 ,  5F101BE07 ,  5F101BH02 ,  5F101BH05
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM