特許
J-GLOBAL ID：200903028979354115

半導体装置及びその製造方法

発明者：
中川 秀夫

中川 秀夫 について

, 
池田 敦

池田 敦 について

, 
青井 信雄

青井 信雄 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (10件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守
公報種別：公開公報
出願番号（国際出願番号）：特願2004-165361
公開番号（公開出願番号）：特開2005-347511
出願日： 2004年06月03日
公開日（公表日）： 2005年12月15日
要約：
【課題】 低抵抗であって、且つ、絶縁膜及び配線との間で高い密着性を有するバリアメタル膜を有する半導体装置を提供する。 【解決手段】 半導体装置は、シリコン基板1上に形成された絶縁膜6と、絶縁膜6中に形成された埋め込み金属配線8と、絶縁膜6と金属配線8との間に形成されたバリアメタル膜7とを有する。バリアメタル膜7は、金属化合物膜であり、金属化合物膜は、絶縁膜6を構成する元素のうち少なくとも1つを含んでいることを特徴とする。【選択図】 図1
請求項（抜粋）：
基板上に形成された絶縁膜と、前記絶縁膜中に形成された埋め込み金属配線と、前記絶縁膜と前記金属配線との間に形成されたバリアメタル膜とを有する半導体装置において、 前記バリアメタル膜は、金属化合物膜であり、 前記金属化合物膜は、前記絶縁膜を構成する元素のうち少なくとも1つを含んでいることを特徴とする半導体装置。
IPC (2件)：
H01L21/3205 ,  H01L21/768
FI (2件)：
H01L21/88 R ,  H01L21/90 A
Fターム (71件)：
5F033HH07 ,  5F033HH11 ,  5F033HH12 ,  5F033HH13 ,  5F033HH14 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH20 ,  5F033HH21 ,  5F033HH25 ,  5F033HH26 ,  5F033HH27 ,  5F033HH28 ,  5F033HH29 ,  5F033HH30 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033HH35 ,  5F033HH36 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ17 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ20 ,  5F033JJ21 ,  5F033JJ25 ,  5F033JJ26 ,  5F033JJ27 ,  5F033JJ28 ,  5F033JJ29 ,  5F033JJ30 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033JJ35 ,  5F033JJ36 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033MM15 ,  5F033NN05 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP14 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR11 ,  5F033RR21 ,  5F033SS11 ,  5F033SS22 ,  5F033TT02 ,  5F033TT07 ,  5F033XX10 ,  5F033XX14 ,  5F033XX28
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM