特許
J-GLOBAL ID：200903029196728817
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2002-094351
公開番号（公開出願番号）：特開2003-297918
出願日： 2002年03月29日
公開日（公表日）： 2003年10月17日
要約：
【要約】【課題】 半導体装置の銅配線間の絶縁破壊耐性を向上し、かつ銅配線間の容量を低減する。【解決手段】 基板上の絶縁膜20(17)上に、銅を主成分として含む配線25を形成する。それから、配線25の上面および側面上と絶縁膜20(17)上とに銅の拡散を抑制または防止する機能を有する絶縁膜26を形成する。その際、配線25の隣接配線間において、対向する配線側面の上方での堆積速度が下方での堆積速度より大きくなるように絶縁膜26を形成する。それから、低誘電率材料からなる絶縁膜28を絶縁膜26上に形成する。その際、配線25の隣接配線間が絶縁膜28の材料で満たされないことによって、隣接配線間に絶縁膜26と絶縁膜28とで囲まれたボイド27が形成される。
請求項（抜粋）：
半導体基板、前記半導体基板上に形成された第1の絶縁膜、前記第1の絶縁膜上に形成され、銅を主成分として含む配線、前記配線の上面および側面上と前記第1の絶縁膜上とに形成され、銅の拡散を抑制または防止する機能を有する第2の絶縁膜、および、前記第2の絶縁膜上に形成され、前記第2の絶縁膜の誘電率より低い誘電率を有する第3の絶縁膜、を具備することを特徴とする半導体装置。
Fターム (73件)：
5F033HH04
, 5F033HH08
, 5F033HH11
, 5F033HH18
, 5F033HH19
, 5F033HH21
, 5F033HH23
, 5F033HH25
, 5F033HH27
, 5F033HH32
, 5F033HH33
, 5F033HH34
, 5F033JJ19
, 5F033JJ33
, 5F033KK01
, 5F033KK11
, 5F033KK18
, 5F033KK19
, 5F033KK21
, 5F033KK23
, 5F033KK32
, 5F033KK33
, 5F033KK34
, 5F033MM01
, 5F033MM02
, 5F033MM05
, 5F033MM08
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP03
, 5F033PP06
, 5F033PP07
, 5F033PP15
, 5F033PP27
, 5F033PP28
, 5F033PP35
, 5F033QQ00
, 5F033QQ02
, 5F033QQ09
, 5F033QQ10
, 5F033QQ11
, 5F033QQ25
, 5F033QQ28
, 5F033QQ37
, 5F033QQ48
, 5F033QQ49
, 5F033QQ73
, 5F033QQ75
, 5F033QQ90
, 5F033RR01
, 5F033RR04
, 5F033RR05
, 5F033RR08
, 5F033RR11
, 5F033RR15
, 5F033RR21
, 5F033RR23
, 5F033RR25
, 5F033RR29
, 5F033RR30
, 5F033SS11
, 5F033SS15
, 5F033SS27
, 5F033TT03
, 5F033TT04
, 5F033TT08
, 5F033UU01
, 5F033VV01
, 5F033XX00
, 5F033XX24
, 5F033XX28
