半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：田下明人
公報種別：公開公報
出願番号（国際出願番号）：特願2007-143529
公開番号（公開出願番号）：特開2008-300529
出願日： 2007年05月30日
公開日（公表日）： 2008年12月11日
要約：

【課題】リカバリ電流によって破壊され難い半導体装置を実現する。【解決手段】 P層19の上方には、第1ゲート配線層17が配置されており、その第1ゲート配線層17の上方には第2ゲート配線層28が配置されている。第1ゲート配線層17はビア26を介して各ゲート電極18と電気的に接続されており、第1ゲート配線層17はビア27を介して第2ゲート配線層28と電気的に接続されている。第2ゲート配線層28はゲートパッド(図示せず)と電気的に接続されている。IGBTセル領域およびFWDセル領域の周囲の基板面上には、ゲート配線領域が存在しないため、フリー・ホイール電流に起因するホールがゲート配線領域に蓄積されることがないので、そのホールに起因するリカバリ電流によって破壊されるおそれがない。【選択図】図6

請求項（抜粋）：

絶縁ゲート型バイポーラトランジスタ(以下、IGBTという)として機能する複数のIGBTセルからなるIGBTセル領域と、前記IGBTに逆並列接続されたフリーホイールダイオード(以下、FWDという)として機能する複数のFWDセルからなるFWDセル領域とが半導体基板に並設されており、前記各IGBTセルを構成する各ゲートおよび各エミッタと、前記各FWDセルを構成する各アノードがそれぞれ前記半導体基板の一方の基板面側に配置された半導体装置において、前記IBGTセル領域は、前記ゲートおよびエミッタが形成された活性領域と、前記ゲートのみが形成され前記エミッタが形成されていない不活性領域とを有し、前記不活性領域の上方に配置されており、前記各ゲートと電気的に接続された第1ゲート配線層と、前記活性領域およびFWDセル領域の上方に配置されており、前記活性領域の各エミッタおよびFWDセル領域の各アノードと電気的に接続されたエミッタ・アノード配線層と、前記第1ゲート配線層の上方に配置されており、前記第1ゲート配線層と電気的に接続された第2ゲート配線層と、を備えたことを特徴とする半導体装置。

IPC (4件)：

H01L 29/739 , H01L 29/78 , H01L 27/04 , H01L 29/861

FI (6件)：

H01L29/78 655F , H01L29/78 653A , H01L29/78 657D , H01L29/78 655G , H01L29/78 652K , H01L29/91 L

引用特許：

出願人引用 (4件)

半導体装置
公報種別：公開公報出願番号：特願平3-315691 出願人：富士電機株式会社
絶縁ゲート型トランジスタ及びインバータ回路
公報種別：公開公報出願番号：特願2004-115077 出願人：三菱電機株式会社
絶縁ゲートバイポーラトランジスタ及びそれを使った電力変換装置
公報種別：公開公報出願番号：特願平10-241340 出願人：株式会社日立製作所

全件表示

前のページに戻る