特許
J-GLOBAL ID：200903029982781276

半導体装置及びその製造方法

発明者：
柳田 敏治

柳田 敏治 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平11-086152
公開番号（公開出願番号）：特開2000-277689
出願日： 1999年03月29日
公開日（公表日）： 2000年10月06日
要約：
【要約】【課題】 半導体デバイス部品の超薄型積層3次元実装を高い信頼性と高機能で実現できる半導体装置及びその製造方法を提供する。【解決手段】 本発明に係る半導体装置の製造方法は、LSIが形成された半導体デバイスウェハを準備し、前記半導体デバイスウェハを裏面から加工することにより、該半導体デバイスウェハの厚さを200μm以下にし、前記半導体デバイスウェハに貫通孔を形成し、前記貫通孔の内に配線プラグ23を形成し、前記半導体デバイスウェハをダイシングすることにより、配線プラグ23を備えた半導体チップ7に分割し、プリント配線基板25上に、配線プラグ23と接続するバンプ10を介して複数の半導体チップ7を実装するものである。
請求項（抜粋）：
LSIが形成された半導体デバイスウェハを準備する工程と、前記半導体デバイスウェハを裏面から加工することにより、該半導体デバイスウェハの厚さを200μm以下にする工程と、前記半導体デバイスウェハに貫通孔を形成する工程と、前記貫通孔の内に配線プラグを形成する工程と、を具備することを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 27/00 301 ,  H01L 21/3205 ,  H01L 21/60 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
FI (4件)：
H01L 27/00 301 B ,  H01L 21/88 J ,  H01L 21/92 602 A ,  H01L 25/08 B
Fターム (19件)：
5F033HH11 ,  5F033JJ11 ,  5F033KK11 ,  5F033MM30 ,  5F033NN40 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ19 ,  5F033QQ37 ,  5F033QQ47 ,  5F033QQ48 ,  5F033QQ53 ,  5F033QQ54 ,  5F033RR21 ,  5F033SS22 ,  5F033TT07 ,  5F033VV10 ,  5F033WW02 ,  5F033XX01
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM