特許
J-GLOBAL ID：200903030074331817

半導体集積回路装置

発明者：
大橋 正幸

大橋 正幸 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-164753
公開番号（公開出願番号）：特開2000-003591
出願日： 1998年06月12日
公開日（公表日）： 2000年01月07日
要約：
【要約】【課題】 ゲートに供給される信号電圧に応じた出力電圧を出力する出力用トランジスタの数を増やすことなく、高電源電圧時における出力用トランジスタの破壊を防止する。【解決手段】 ゲートに供給される信号電圧OUTTに応じた出力電圧を出力する出力用トランジスタQ1と、前記信号電圧に昇電圧を重畳して電源電圧VCC以上の電圧を前記出力用トランジスタQ1のゲートに供給するポンピングコンデンサC1、遅延回路DL1等で構成される昇圧回路12とを備える半導体集積回路装置において、電源電圧VCCの電圧を検出する分圧抵抗R1,R2、基準電圧VREF、比較器CM1で構成される電圧検出回路21を設け、また昇圧回路12には、電源電圧が高電圧よりも高電圧となったときに、ポンピングコンデンサC1による出力用トランジスタQ1のゲートに供給される信号電圧OUTTへのコンデンサC1の充電電圧の重畳を停止させ、出力用トランジスタQ1の破壊を防止する構成とする。
請求項（抜粋）：
ゲートに供給される信号電圧に応じた出力電圧を出力する出力用トランジスタと、前記信号電圧に昇電圧を重畳して電源電圧以上の電圧を前記出力用トランジスタのゲートに供給する昇圧手段とを備える半導体集積回路装置において、前記電源電圧の電圧を検出する電源電圧検出手段と、前記電源電圧が設定電圧よりも高電圧となったときに前記出力用トランジスタに供給する信号電圧を降圧する手段とを備えることを特徴とする半導体集積回路装置。
IPC (4件)：
G11C 11/409 ,  G11C 11/413 ,  G11C 11/407 ,  H03K 19/0175
FI (4件)：
G11C 11/34 354 Q ,  G11C 11/34 335 A ,  G11C 11/34 354 F ,  H03K 19/00 101 F
Fターム (22件)：
5B015AA10 ,  5B015BA64 ,  5B015CA02 ,  5B024AA15 ,  5B024BA29 ,  5B024CA10 ,  5B024CA11 ,  5J056AA04 ,  5J056BB46 ,  5J056BB57 ,  5J056CC00 ,  5J056CC05 ,  5J056CC09 ,  5J056CC29 ,  5J056CC30 ,  5J056DD13 ,  5J056DD28 ,  5J056DD51 ,  5J056FF06 ,  5J056FF09 ,  5J056GG08 ,  5J056KK01
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM