特許
J-GLOBAL ID:200903030571888248

電子部品の実装方法

発明者:
出願人/特許権者:
代理人 (1件): 林 敬之助
公報種別:公開公報
出願番号(国際出願番号):特願平7-070064
公開番号(公開出願番号):特開平8-265000
出願日: 1995年03月28日
公開日(公表日): 1996年10月11日
要約:
【要約】【目的】 複数の半導体素子および複数の受動素子の電極端子間、あるいは前記半導体素子および受動素子の電極端子と前記半導体素子および受動素子を載置する基板上の接続端子とを電気的に接続し、回路部品を形成する。複数の半導体素子の電極端子間あるいは半導体素子の電極端子と半導体素子を載置する基板を電気的に接続し、回路部品を形成する。【構成】 複数の半導体素子および受動素子をポリイミド、ポリエステル等の絶縁性樹脂フィルムやアルミナ基板、ガラスエポキシ基板等の絶縁性基板に配置、固定し、半導体素子および受動素子の電極端子に対応する部分の絶縁性材料を開孔した後、半導体素子および受動素子間の接続部周辺にスパッタリングや真空蒸着装置等で導電性被膜を形成し、導電性被膜をエキシマレーザーによって配線のパターニングをして、半導体素子および受動素子間の電気的接続をし電子部品を作製する。
請求項(抜粋):
複数の電子部品を基板上に載置し、該電子部品間を電気的に接続し、回路を形成する方法において、前記電子部品を絶縁性樹脂フィルムに配置、固定する工程と、前記電子部品の端子が露出するように前記絶縁性樹脂フィルムの裏面から開孔する工程と、前記電子部品間の接続部周辺に導電性被膜を形成する工程と、前記導電性被膜をエキシマレーザーによって配線のパターニングをし、前記電子部品間の電気的接続を行う工程からなることを特徴とする電子部品の実装方法。
IPC (4件):
H05K 13/04 ,  H05K 3/00 ,  H05K 3/08 ,  H05K 3/46
FI (4件):
H05K 13/04 Z ,  H05K 3/00 Z ,  H05K 3/08 D ,  H05K 3/46 Q
引用特許:
審査官引用 (13件)
全件表示

前のページに戻る