半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：社本一夫 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-247159
公開番号（公開出願番号）：特開2001-176879
出願日： 2000年08月17日
公開日（公表日）： 2001年06月29日
要約：

【要約】【課題】相互接続金属として使用される銅表面のディッシング及びエロージョン効果を少なくし、これにより、半導体装置にて使用される銅の表面の平坦度及び表面の均一さを向上させることのできる方法を提供すること。【解決手段】デュアルダマシン構造体が絶縁膜層内に形成され、該構造体はバリア層20を含む一方、デュアルダマシン構造体を更に保護するためキャップ層18を絶縁膜層16上に設けることができるが、このキャップ層18を設けなくてもよい。デュアルダマシン構造体内の銅表面を凹状に形成し、薄い膜30、34を蒸着し且つ平坦化し、更に、CMP法又はプラズマエッチング法の何れかにより部分的に除去し、これにより、この表面のディッシング及びエロージョンを防止する堅牢な表面をデュアルダマシン構造体の銅の上方に提供する。

請求項（抜粋）：

半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法において、半導体基板を提供するステップと、前記基板の表面の上にデュアル・ダマシン構造体を形成するステップと、前記デュアル・ダマシン構造体の表面を凹状に形成するステップと、前記凹状に形成したデュアル・ダマシン構造体の表面上に薄い膜を堆積し、これにより、前記デュアル・ダマシン構造体を囲む表面を含むようにするステップと、前記堆積した薄い膜の一部を除去するステップと、拡散バリア層を前記薄い膜の表面上に堆積するステップとを備える、半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法。

IPC (2件)：

H01L 21/3205 , H01L 21/304 622

FI (3件)：

H01L 21/304 622 X , H01L 21/88 K , H01L 21/88 M

Fターム (32件)：

5F033HH11 , 5F033HH18 , 5F033HH19 , 5F033HH21 , 5F033HH31 , 5F033JJ11 , 5F033JJ18 , 5F033JJ19 , 5F033JJ21 , 5F033JJ31 , 5F033MM02 , 5F033MM12 , 5F033MM13 , 5F033NN06 , 5F033NN07 , 5F033QQ08 , 5F033QQ12 , 5F033QQ15 , 5F033QQ20 , 5F033QQ25 , 5F033QQ35 , 5F033QQ48 , 5F033RR04 , 5F033RR06 , 5F033RR13 , 5F033RR14 , 5F033RR15 , 5F033SS15 , 5F033TT02 , 5F033XX01 , 5F033XX20 , 5F033XX28

引用特許：

審査官引用 (8件)

半導体素子の配線形成方法
公報種別：公開公報出願番号：特願平7-278772 出願人：三星電子株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平10-004004 出願人：松下電子工業株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平9-357339 出願人：株式会社東芝

全件表示

前のページに戻る