特許
J-GLOBAL ID：200903031226823890

不揮発性メモリ装置

発明者：
山下 実

山下 実 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 土井 健二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-112246
公開番号（公開出願番号）：特開平11-306769
出願日： 1998年04月22日
公開日（公表日）： 1999年11月05日
要約：
【要約】 (修正有)【課題】オーバーイレーズを防止し、且つ、消去時間を短縮した不揮発性メモリを提供する。【解決手段】複数のメモリセルをそれぞれ有する複数のメモリブロックと、メモリブロック単位で消去ストレスを印加しメモリセル単位で消去終了のベリファイを行う消去回路とを有する。この消去回路は、過去に消去動作した時のメモリブロック毎の消去ストレスの回数等の消去ストレス値を記録し、それらの消去ストレス値の中の最小の消去ストレス値を記録する。そして、次の消去時では、最小の消去ストレス値になるまで、複数メモリブロックに対して一括して消去ストレスを印加する。その結果、メモリブロック毎に消去ストレスの印加と消去ベリファイとをそれぞれ繰り返す従来の方法に比較して、消去時間を短くすることができる。
請求項（抜粋）：
メモリセルのフローティングゲート内にキャリアを注入または除去して該メモリセルのプログラムまたは消去が行われる不揮発性メモリ装置において、複数のメモリセルをそれぞれ有する複数のメモリブロックと、前記メモリブロック単位で消去ストレスを印加し、メモリセル単位で消去終了のベリファイを行う消去回路とを有し、前記消去回路は、前記複数のメモリブロックにおける過去の消去ストレス最小値まで該複数のメモリブロックに同時に消去ストレスを印加することを特徴とする不揮発性メモリ装置。
FI (3件)：
G11C 17/00 612 A ,  G11C 17/00 601 B ,  G11C 17/00 612 F
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM