特許
J-GLOBAL ID：200903031289923371

半導体素子及びその製造方法

発明者：
兼山 直樹

兼山 直樹 について

, 
中田 尚幸

中田 尚幸 について

, 
浅井 誠

浅井 誠 について


出願人/特許権者：
豊田合成株式会社

豊田合成株式会社 について


代理人 (1件)： 藤谷 修
公報種別：公開公報
出願番号（国際出願番号）：特願2005-049416
公開番号（公開出願番号）：特開2006-237254
出願日： 2005年02月24日
公開日（公表日）： 2006年09月07日
要約：
【課題】半導体素子の発光性能を従来程度に維持するかまたは向上させつつ、その半導体素子の静電耐圧特性を従来よりも大幅に改善すること。【解決手段】静電耐圧部140の形成工程では、まず最初に、1100°CでアンドープGaNからなる無添加半導体層141を200nmの膜厚で成長させる。続いて、850°Cまで降温して、SiをドープしたGaNからなる添加半導体層142を50nmの膜厚で成長させる。なお、この無添加半導体層141と添加半導体層142の2層の半導体層によって、n形コンタクト層130の側から数えて1組目の本発明の耐電圧構造が構成される。その後、シランガスのみを止め、同温にてアンドープGaNからなる無添加半導体層143を200nmの膜厚で成長させる。最後に、シランガスを追加し、同温にてSiをドープしたGaNからなる添加半導体層144を30nmの膜厚で成長させる。【選択図】図1
請求項（抜粋）：
III族窒化物系化合物半導体から成る半導体層を基板上に複数層積層して形成される半導体素子において、 活性層と少なくとも一方のコンタクト層との間に前記コンタクト層の側から、不純物が無添加の無添加半導体層、不純物が添加された添加半導体層の順で2層1組にて構成された耐電圧構造を複数組有する ことを特徴とする半導体素子。
IPC (1件)：
H01L 33/00
FI (1件)：
H01L33/00 C
Fターム (7件)：
5F041AA21 ,  5F041CA05 ,  5F041CA40 ,  5F041CA46 ,  5F041CA65 ,  5F041CA82 ,  5F041CA92
引用特許：
出願人引用 (1件)
  • 特許第3063757号公報
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM