特許
J-GLOBAL ID：200903031724678678

ビジュアルインスペクション手段を備えた薄膜トランジスタ基板及びビジュアルインスペクション方法

発明者：
張 龍 圭

張 龍 圭 について

, 
李 源 規

李 源 規 について

, 
全 珍

全 珍 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 小野 由己男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-157354
公開番号（公開出願番号）：特開2003-121867
出願日： 2002年05月30日
公開日（公表日）： 2003年04月23日
要約：
【要約】【課題】 検査用配線切断のために必要な付加工程を除去することができる薄膜トランジスタ基板を提供する。【解決手段】 表示領域150とその周辺領域とからなる絶縁基板の上に、複数のゲート線GLnとこのゲート線と交差して表示領域を定義するデータ線DLnとが形成されている。周辺領域には、ゲート線と連結したゲート駆動回路170と、このゲート駆動回路170とゲート線との間に挿入されたVI用論理回路180が形成されている。VI用論理回路180の第1ノアゲートの第1入力端、第2入力端、出力端は、各々ゲート駆動回路170の出力端、CON1端子、第2または第3ノアゲートの第1入力端と連結されている。また、第2ノアゲートの第2入力端、第3ノアゲートの第2入力端は、各々CON2端子、CON3端子と連結されており、各々の出力端は、奇数番目のゲート線、偶数番目のゲート線と連結されている。
請求項（抜粋）：
表示領域と周辺領域とを有する絶縁基板と、前記絶縁基板の上に形成されている第1信号線と、前記絶縁基板の上に形成されており、前記第1信号線と絶縁して交差して前記表示領域を定義する第2信号線と、前記絶縁基板の周辺領域に形成されており、Voff電圧印加用端子と連結されている駆動信号線と、前記絶縁基板の周辺領域に形成されている検査信号線と、前記第1信号線にドレーン電極が連結されており、前記検査信号線のうちのいずれか一つにソース電極が連結されており、前記駆動信号線のうちのいずれか一つにゲート電極が連結されている第1検査用薄膜トランジスタとを含み、前記第2信号線にドレーン電極が連結されており、前記検査信号線のうちのいずれか一つにソース電極が連結されており、前記駆動信号線のうちのいずれか一つにゲート電極が連結されている第2検査用薄膜トランジスタを含む、薄膜トランジスタ基板。
IPC (5件)：
G02F 1/1343 ,  G02F 1/13 101 ,  G02F 1/1345 ,  G02F 1/1368 ,  H01L 29/786
FI (5件)：
G02F 1/1343 ,  G02F 1/13 101 ,  G02F 1/1345 ,  G02F 1/1368 ,  H01L 29/78 624
Fターム (37件)：
2H088FA11 ,  2H088HA06 ,  2H088MA20 ,  2H092GA17 ,  2H092GA24 ,  2H092GA31 ,  2H092JA24 ,  2H092JB21 ,  2H092JB77 ,  2H092NA11 ,  2H092NA15 ,  2H092NA30 ,  5F110AA24 ,  5F110BB02 ,  5F110CC07 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE14 ,  5F110FF02 ,  5F110FF03 ,  5F110GG02 ,  5F110GG15 ,  5F110HK02 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK25 ,  5F110HK42 ,  5F110NN01 ,  5F110NN02 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN35 ,  5F110NN72
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM