特許
J-GLOBAL ID：200903031735940277

多層回路基板および半導体装置

発明者：
浅井 元雄

浅井 元雄 について

, 
苅谷 隆

苅谷 隆 について


出願人/特許権者：
イビデン株式会社

イビデン株式会社 について


代理人 (1件)： 小川 順三 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-245656
公開番号（公開出願番号）：特開2001-217550
出願日： 2000年08月14日
公開日（公表日）： 2001年08月10日
要約：
【要約】【課題】 高密度配線および電子部品の高密度実装に有利な多層回路基板およびそれを用いた半導体装置を提供すること。【解決手段】 絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口に導電性物質が充填されてなるビアホールを有する回路基板の複数枚が接着剤層を介して積層され、一括して加熱プレスされることにより形成され、積層された複数の回路基板のうち、最も外側に位置する一方の回路基板の表面には、そのビアホールの直上に位置してそのビアホールに電気的に接続される導電性バンプが形成され、最も外側に位置する他方の回路基板の表面には、そのビアホールの直上に位置してそのビアホールに電気的に接続される導電性のピンまたは導電性のボールが配設されていることを特徴とする多層回路基板およびその多層回路基板に搭載される電子部品とを含んだ半導体装置。
請求項（抜粋）：
絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口に導電性物質が充填されてなるビアホールを有する回路基板の複数枚が接着剤層を介して積層され、一括して加熱プレスされることにより形成された多層回路基板において、前記積層された複数の回路基板のうち、最も外側に位置する一方の回路基板の表面には、上記ビアホールの直上に位置してそのビアホールに電気的に接続される導電性バンプが形成され、最も外側に位置する他方の回路基板の表面には、前記ビアホールの直上に位置してそのビアホールに電気的に接続される導電性のピンまたは導電性のボールが配設されていることを特徴とする多層回路基板。
IPC (4件)：
H05K 3/46 ,  H01L 23/12 ,  H05K 1/02 ,  H05K 1/11
FI (7件)：
H05K 3/46 Q ,  H05K 3/46 G ,  H05K 3/46 N ,  H05K 1/02 D ,  H05K 1/11 N ,  H01L 23/12 B ,  H01L 23/12 N
Fターム (59件)：
5E317AA01 ,  5E317AA24 ,  5E317BB01 ,  5E317BB11 ,  5E317CC08 ,  5E317CC25 ,  5E317CC31 ,  5E317CC53 ,  5E317CD34 ,  5E317CD40 ,  5E317GG09 ,  5E317GG14 ,  5E338AA03 ,  5E338BB02 ,  5E338BB12 ,  5E338BB25 ,  5E338BB72 ,  5E338BB75 ,  5E338CC01 ,  5E338CD03 ,  5E338CD33 ,  5E338EE26 ,  5E346AA05 ,  5E346AA06 ,  5E346AA12 ,  5E346AA15 ,  5E346AA22 ,  5E346AA32 ,  5E346AA43 ,  5E346AA51 ,  5E346CC02 ,  5E346CC04 ,  5E346CC09 ,  5E346CC32 ,  5E346DD02 ,  5E346DD12 ,  5E346DD32 ,  5E346DD45 ,  5E346EE06 ,  5E346EE09 ,  5E346EE13 ,  5E346EE15 ,  5E346EE18 ,  5E346FF04 ,  5E346FF07 ,  5E346FF14 ,  5E346FF18 ,  5E346FF24 ,  5E346FF35 ,  5E346FF45 ,  5E346GG15 ,  5E346GG17 ,  5E346GG18 ,  5E346GG22 ,  5E346GG25 ,  5E346GG28 ,  5E346HH11 ,  5E346HH22 ,  5E346HH25
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM