特許

J-GLOBAL ID：200903031940655178

半導体装置の製造方法

発明者： 熊谷 正浩
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-343082
公開番号（公開出願番号）：特開2000-174020
出願日： 1998年12月02日
公開日（公表日）： 2000年06月23日
要約：

【要約】【課題】 半導体装置の表面に形成される配線用パターンの引き回しに粗密が生じても、当該粗密により配線用パターンの幅が異なることがない半導体装置の製造方法を提供する。【解決手段】 半導体装置10の表面にレジスト膜14を形成した後、当該レジスト膜14への露光を行い配線用パターン24を形成するとともに、前記露光にて当該配線用パターン24に近接するダミーパターン26も同時に形成することとした。このようにダミーパターン26を形成したことにより、配線用パターン24が疎の部分にも光の干渉が生じ、レジスト膜14に照射した紫外線28の二次光32の光量を低減させることができる。よって配線用パターン24の密疎にかかわらず均一のパターン幅を形成することが可能になる。

請求項（抜粋）：

半導体装置の表面にレジスト膜を塗布した後、当該レジスト膜への露光を行い配線用パターンを形成するとともに、前記露光にて当該配線用パターンに近接するダミーパターンも同時に形成することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3205 ,  G03F 7/20 521 ,  H01L 21/027

FI (3件)：

H01L 21/88 Z ,  G03F 7/20 521 ,  H01L 21/30 502 Z

Fターム (15件)：

5F033QQ00 ,  5F033QQ01 ,  5F033QQ08 ,  5F033QQ26 ,  5F033QQ96 ,  5F033RR27 ,  5F033SS22 ,  5F033VV02 ,  5F033XX02 ,  5F033XX03 ,  5F033XX37 ,  5F046AA26 ,  5F046BA04 ,  5F046EA02 ,  5F046EC05

引用特許：

審査官引用 (4件)

• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-181973   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平4-136452   出願人：日本電気株式会社
• 半導体装置の層用の平面パターンの生成方法及びその方法を使用した半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-340232   出願人：富士フイルムマイクロデバイス株式会社, 富士写真フイルム株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平10-222648   出願人：沖電気工業株式会社