特許
J-GLOBAL ID：200903031984162799

トレンチ型MOSFET及びその製造方法

発明者：
アルベルト オー.アダン

アルベルト オー.アダン について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 特許業務法人原謙三国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2005-168790
公開番号（公開出願番号）：特開2006-344760
出願日： 2005年06月08日
公開日（公表日）： 2006年12月21日
要約：
【課題】 ブレークダウン電圧を大きなトレンチ型MOSFETを実現する。【解決手段】 本発明トレンチ型MOSFETは、基板1、エピタキシャル層2、ボディ部3、及び高ドープソース部7を、この順に隣接して備えている半導体基板に、その底部がエピタキシャル層2に到達するトレンチ部16が形成さており、当該トレンチ部16底面及び側壁面にはゲート絶縁体5が設けられており、当該トレンチ部16の内部にゲート電極6が設けられており、ゲート絶縁体5は、ゲート電極6とボディ部3との間に設けられているゲート絶縁体5の厚みよりも厚みが大きい電界緩和部10を有しているから、トレンチ部16の底部付近における耐圧性が向上し、ブレークダウン電圧を大きくすることができる。【選択図】 図1
請求項（抜粋）：
第1の導電タイプである高ドープドレイン部、第1の導電タイプである低ドープドレイン部、第2の導電タイプであるチャネルボディ部、及び第1の導電タイプであるソース部が、この順に隣接して形成されている半導体基板に、当該半導体基板のソース部側の表面から延び底部が前記低ドープドレイン部に到達しているトレンチ部が形成され、当該トレンチ部の底面及び側壁面には絶縁層が設けられており、当該トレンチ部の内部にゲート電極が設けられているトレンチ型MOSFETであって、 前記絶縁層は、前記トレンチの側壁面であって前記低ドープドレイン部と前記ゲート電極との間に、前記ゲート電極と前記チャネルボディ部との間における当該絶縁層の厚さよりも厚い領域である電界緩和部を有していることを特徴とするトレンチ型MOSFET。
IPC (2件)：
H01L 29/78 ,  H01L 21/336
FI (3件)：
H01L29/78 653C ,  H01L29/78 652K ,  H01L29/78 658F
引用特許：
出願人引用 (2件)
  • 米国特許第5,168,331号明細書(1992年12月1日公開)
  • 米国特許第4,893,160号明細書(1990年1月9日公開)
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM