特許
J-GLOBAL ID：200903032128585502

シグマデルタ方式D/A変換器

発明者：
花田 義博

花田 義博 について

, 
遠山 明

遠山 明 について


出願人/特許権者：
日本プレシジョン・サーキッツ株式会社

日本プレシジョン・サーキッツ株式会社 について


代理人 (1件)： 松田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平11-113835
公開番号（公開出願番号）：特開2000-307430
出願日： 1999年04月21日
公開日（公表日）： 2000年11月02日
要約：
【要約】【課題】 サンプルクロックとノイズシェーパクロックとの位相のずれによる悪影響を抑えた高品位のシグマデルタ方式D/A変換器を提供する。【解決手段】 ノイズシェーパ部のためにオーバーサンプリングを行う前値ホールドレジスタ3の直前にプリフェッチレジスタ1を設け、位相シフト部2においてサンプルクロックとプリフェッチクロックとの位相差に応じてプリフェッチレジスタ1の動作クロックの位相を切り換えることにより、前値ホールドレジスタ3の実質的なオーバーサンプリング倍率を可変とする。これにより、サンプルクロックとノイズシェーパクロックとが同期していない場合の歪みの発生を実用レベルに抑えることを可能とする。これにより、従来クロックジッタが問題となって使用できなかった用途においてもシグマデルタ方式D/A変換器を使用することが可能となる。
請求項（抜粋）：
サンプルクロックに従って入力される入力サンプルデータを実質的に特定のオーバーサンプリング倍率にてオーバーサンプリングする前値ホールドレジスタと、上記サンプルクロックの周波数に上記オーバーサンプリング倍率を乗じた周波数のノイズシェーパクロックに従って上記前値ホールドレジスタの出力のノイズシェーパ演算を行うノイズシェーパ部と、上記ノイズシェーパクロックと上記サンプルクロックとの位相誤差が蓄積されて上記サンプルクロックの1周期の近傍となったタイミングに上記前値ホールドレジスタのオーバーサンプリング倍率を初期値に+1または-1を加えた値に変更する制御回路とを備えることを特徴とするシグマデルタ方式D/A変換器。
IPC (2件)：
H03M 3/02 ,  H03M 1/08
FI (2件)：
H03M 3/02 ,  H03M 1/08 B
Fターム (14件)：
5J022AB00 ,  5J022BA01 ,  5J064AA01 ,  5J064BA06 ,  5J064BB07 ,  5J064BB14 ,  5J064BC01 ,  5J064BC03 ,  5J064BC04 ,  5J064BC07 ,  5J064BC14 ,  5J064BC24 ,  5J064BC25 ,  5J064BD02
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM