半導体集積回路装置

発明者： ,
出願人/特許権者： ,
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-277520
公開番号（公開出願番号）：特開2003-085994
出願日： 2001年09月13日
公開日（公表日）： 2003年03月20日
要約：

【要約】【課題】不揮発性メモリだけでなく、揮発性メモリも冗長救済することにより、歩留まりを大幅に向上する。【解決手段】フラッシュメモリ2、RAM3が内蔵された半導体集積回路装置であって、不良ビットが存在する場合、フラッシュメモリ2の救済情報保存用マット2eに格納された救済情報をフラッシュメモリ2、メモリブロック31 ,32 に転送する。救済情報は、フラッシュメモリ2、メモリブロック31 〜3n のうち、いずれのものであるかを示すメモリ識別子とどのメモリビットを冗長ビットと置き換えるかを示す救済データとからなる。識別子比較回路2a,3a1 〜3an は、予め設定されたメモリ識別子が、メモリ識別子と一致するか否かを判断し、一致する際には、該当する救済レジスタに救済データを格納し、その救済データに応じて冗長マットに切り換え、不良ビットを救済する。

請求項（抜粋）：

メモリ識別子、ならびに救済データからなる救済情報が格納される救済情報格納用メモリマット領域と、予め付与されたメモリ識別子と前記救済情報格納用メモリマット領域に格納されたメモリ識別子とを比較し、一致した際に前記救済情報格納用メモリマット領域に格納された救済データを格納する第1の比較格納部と、前記第1の比較格納部に格納された救済データに基づいて、不良ビットを含んだ不良メモリビット領域を救済する救済ビット領域とを設けた不揮発性メモリと、予め付与されたメモリ識別子と前記救済情報格納用メモリマット領域に格納されたメモリ識別子とを比較し、一致した際に前記救済情報格納用メモリマット領域に格納された救済データを格納する第2の比較格納部と、前記第2の比較格納部に格納された救済データに基づいて、不良ビットを含んだ不良メモリビット領域を救済する救済ビット領域とを設けた揮発性メモリとを備えたことを特徴とする半導体集積回路装置。

IPC (4件)：

G11C 29/00 603 , G11C 29/00 , G06F 12/16 310 , G11C 16/06

FI (5件)：

G11C 29/00 603 Z , G11C 29/00 603 J , G06F 12/16 310 R , G11C 17/00 639 A , G11C 17/00 639 B

Fターム (16件)：

5B018GA04 , 5B018HA21 , 5B018NA06 , 5B025AD01 , 5B025AD13 , 5B025AE08 , 5L106AA01 , 5L106AA02 , 5L106AA10 , 5L106CC01 , 5L106CC09 , 5L106CC16 , 5L106CC17 , 5L106CC22 , 5L106GG01 , 5L106GG07

引用特許：

審査官引用 (6件)

半導体メモリ装置及び半導体メモリ装置搭載システム
公報種別：公開公報出願番号：特願平11-065531 出願人：株式会社東芝
半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法
公報種別：公開公報出願番号：特願平10-320962 出願人：株式会社日立製作所
特開平4-274096

全件表示

前のページに戻る