特許
J-GLOBAL ID：200903055453082223

半導体メモリ装置及び半導体メモリ装置搭載システム

発明者：
浦川 幸宏

浦川 幸宏 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-065531
公開番号（公開出願番号）：特開2000-260198
出願日： 1999年03月11日
公開日（公表日）： 2000年09月22日
要約：
【要約】【課題】 この発明は、不揮発性メモリを含むでヒューズを使用することなく冗長救済を可能にし、及び不揮発性メモリを含むことなく回路形成領域以外に形成されたヒューズにより冗長救済を可能にした半導体メモリ装置及び半導体メモリ搭載システムを提供することを課題とする。【解決手段】 この発明は、不揮発性の正規のメモリアレイ1における不良のメモリセルの不良情報を不揮発性のメモリセルからなるプログラムアレイ7に不揮発に記憶して構成される。
請求項（抜粋）：
不揮発性の正規のメモリセルアレイの中の不良なメモリセルの不良情報を一時的に保持するレジスタと、前記不良なメモリセルと置換される冗長メモリセルと、前記レジスタに保持された不良情報に基づいて前記不良なメモリセルを前記冗長メモリセルに置換制御する制御回路と、前記正規のメモリセルアレイとカラムを共有して前記正規のメモリセルアレイと同一のメモリセルが拡張され、前記レジスタに保持された不良情報を前記不良なメモリセルと同一のカラムに記憶するプログラムアレイと、前記レジスタに保持された不良情報を前記プログラムアレイに書き込む書き込み回路と、前記プログラムアレイに記憶された不良情報を前記レジスタに読み出す読み出し回路とを有することを特徴とする不揮発性の半導体メモリ装置。
IPC (7件)：
G11C 29/00 603 ,  G06F 12/16 310 ,  G11C 11/413 ,  G11C 11/401 ,  G11C 16/06 ,  H01L 27/10 471 ,  H01L 27/10 481
FI (7件)：
G11C 29/00 603 J ,  G06F 12/16 310 Q ,  H01L 27/10 471 ,  H01L 27/10 481 ,  G11C 11/34 341 C ,  G11C 11/34 371 D ,  G11C 17/00 639 A
Fターム (62件)：
5B015HH05 ,  5B015JJ31 ,  5B015KA22 ,  5B015KB52 ,  5B015KB72 ,  5B015KB92 ,  5B015MM07 ,  5B015NN09 ,  5B015PP06 ,  5B015PP08 ,  5B018GA06 ,  5B018JA04 ,  5B018JA12 ,  5B018JA23 ,  5B018KA01 ,  5B018KA13 ,  5B018KA14 ,  5B018KA16 ,  5B018NA02 ,  5B018NA03 ,  5B018NA06 ,  5B018PA01 ,  5B018QA13 ,  5B018RA01 ,  5B018RA03 ,  5B018RA11 ,  5B024AA07 ,  5B024AA15 ,  5B024BA13 ,  5B024BA29 ,  5B024CA17 ,  5B024CA27 ,  5B024EA04 ,  5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD01 ,  5B025AD04 ,  5B025AD05 ,  5B025AD10 ,  5B025AD13 ,  5B025AD16 ,  5B025AE08 ,  5B025AE09 ,  5F083AD00 ,  5F083BS00 ,  5F083EP00 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA10 ,  5F083ZA10 ,  5L106AA01 ,  5L106AA02 ,  5L106AA10 ,  5L106CC04 ,  5L106CC05 ,  5L106CC09 ,  5L106CC14 ,  5L106CC17 ,  5L106DD08 ,  5L106FF08
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM