特許
J-GLOBAL ID：200903033089947562

半導体装置の製造方法

発明者：
原園 豊洋

原園 豊洋 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2001-244339
公開番号（公開出願番号）：特開2003-059927
出願日： 2001年08月10日
公開日（公表日）： 2003年02月28日
要約：
【要約】【課題】 半導体周辺部分において配線層の露出を防ぐことを課題とする。【解決手段】 基板上に多層配線構造を有する半導体チップを複数配置した半導体装置の製造方法であって、半導体チップが配置されない基板周辺部分において基板表面を低くする工程と、基板表面を低くした基板周辺部分を含む基板上に、絶縁膜及び配線層を繰り返し積層することにより、基板周辺部分において表面が低くくなった多層配線を形成する工程と、多層配線の最上層である絶縁膜を化学機械研磨する工程とを含むことを特徴とする半導体装置の製造方法により、上記の課題を解決する。
請求項（抜粋）：
基板上に多層配線構造を有する半導体チップを複数配置した半導体装置の製造方法であって、半導体チップが配置されない基板周辺部分において基板表面を低くする工程と、基板表面を低くした基板周辺部分を含む基板上に、絶縁膜及び配線層を繰り返し積層することにより、基板周辺部分において表面が低くくなった多層配線を形成する工程と、多層配線の最上層である絶縁膜を化学機械研磨する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/3205 ,  H01L 21/304 621
FI (2件)：
H01L 21/304 621 D ,  H01L 21/88 K
Fターム (12件)：
5F033HH07 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ46 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033XX01
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM