特許
J-GLOBAL ID：200903033127114170

不揮発性半導体記憶装置及びその製造方法

発明者：
杉山 寿伸

杉山 寿伸 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-198939
公開番号（公開出願番号）：特開平11-045985
出願日： 1997年07月24日
公開日（公表日）： 1999年02月16日
要約：
【要約】【課題】従来のブースタプレートは、大面積なため浮遊容量が大きく高速化を阻害し、またプログラム促進とプログラム禁止の個別制御ができない。【解決手段】ビット線BLとソース線との間にそれぞれ選択トランジスタSTd,STs を介して電気的にデータのプログラムが行われる複数のメモリトランジスタMTが直列接続されてなるメモリブロックを、マトリックス状に複数配置させてメモリアレイが構成されている不揮発性半導体記憶装置であって、選択トランジスタSTd,STs とメモリトランジスタMTの間、又はメモリトランジスタMT間にそれぞれ配置されている複数のブースト行線BRLと、当該複数のブースト行線BRLの印加電圧を制御するブースト制御回路40とを有する。
請求項（抜粋）：
半導体のチャネル形成領域上に電荷蓄積手段を含む絶縁膜を介して積層された制御電極に電圧を印加し、前記電荷蓄積手段に対し、電荷を電気的に注入又は引き抜くことによりデータを記憶する複数の記憶素子を有し、その複数の記憶素子の前記制御電極がメモリアレイ内を平行ストライプ状に配置されている不揮発性半導体記憶装置であって、前記制御電極間の離間スペース内に、隣り合う前記記憶素子と容量結合する複数のブースト行線と、当該複数のブースト行線の印加電圧を制御するブースト制御回路とを有する不揮発性半導体記憶装置。
IPC (6件)：
H01L 27/115 ,  G11C 16/04 ,  H01L 27/10 481 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (5件)：
H01L 27/10 434 ,  H01L 27/10 481 ,  G11C 17/00 621 A ,  G11C 17/00 622 E ,  H01L 29/78 371
引用特許：
審査官引用 (4件)
全件表示
引用文献：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM