特許
J-GLOBAL ID：200903033435008306

半導体集積回路装置の製造方法

発明者：
池田 武信

池田 武信 について

, 
田所 昌洋

田所 昌洋 について

, 
伊澤 勝

伊澤 勝 について

, 
湯之上 隆

湯之上 隆 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について

, 
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-299854
公開番号（公開出願番号）：特開2002-110647
出願日： 2000年09月29日
公開日（公表日）： 2002年04月12日
要約：
【要約】【課題】 高アスペクト比の孔または溝を穿孔する。【解決手段】 酸化シリコンからなる絶縁膜1に対して、C5F8、O2およびArのエッチングガスを用いプラズマエッチング処理を施し、絶縁膜1を選択的にエッチングすることにより、絶縁膜1に孔3を穿孔する際に、最初は、ポリマー層のデポジション性が弱い条件でエッチング処理を行い、続いてポリマー層のデポジション性が強い条件に切り換えてエッチング処理を行うようにした。
請求項（抜粋）：
半導体基板上に堆積された酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を選択的にエッチング加工する際に、第1,第2のステップを順に行う工程を有し、前記第1ステップでは、ポリマー層のデポジション性が前記第2ステップ時よりも弱い条件でエッチング処理を行い、続く第2ステップでは、ポリマー層のデポジション性が前記第1ステップ時よりも強い条件に切り換えてエッチング処理を行うことを特徴とする半導体集積回路装置の製造方法。
IPC (5件)：
H01L 21/3065 ,  H01L 21/28 ,  H01L 21/768 ,  H01L 27/108 ,  H01L 21/8242
FI (4件)：
H01L 21/28 M ,  H01L 21/302 F ,  H01L 21/90 C ,  H01L 27/10 621 C
Fターム (67件)：
4M104AA01 ,  4M104AA03 ,  4M104AA09 ,  4M104BB01 ,  4M104BB40 ,  4M104CC01 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD37 ,  4M104DD43 ,  4M104EE15 ,  4M104EE17 ,  4M104GG16 ,  4M104HH14 ,  5F004AA16 ,  5F004BC03 ,  5F004CA02 ,  5F004CA08 ,  5F004DA00 ,  5F004DA01 ,  5F004DA02 ,  5F004DA03 ,  5F004DA15 ,  5F004DA16 ,  5F004DB03 ,  5F004EA28 ,  5F004EB01 ,  5F004EB04 ,  5F004EB05 ,  5F033GG03 ,  5F033GG04 ,  5F033JJ04 ,  5F033KK01 ,  5F033LL04 ,  5F033PP06 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ15 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ27 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033SS04 ,  5F033SS11 ,  5F033SS13 ,  5F033TT02 ,  5F033VV16 ,  5F033WW01 ,  5F033WW10 ,  5F033XX04 ,  5F083AD24 ,  5F083AD31 ,  5F083AD48 ,  5F083JA56 ,  5F083MA02 ,  5F083MA06 ,  5F083MA17 ,  5F083NA01 ,  5F083PR03 ,  5F083PR06 ,  5F083PR39 ,  5F083PR40
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM