特許
J-GLOBAL ID：200903033498063684
半導体記憶装置のバンク選択方法及びその半導体記憶装置
出願人/特許権者： ,
富士通ヴィエルエスアイ株式会社
富士通ヴィエルエスアイ株式会社 について
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平7-059440
公開番号（公開出願番号）：特開平8-255108
出願日： 1995年03月17日
公開日（公表日）： 1996年10月01日
要約：
【要約】【目的】ロウアドレスバッファの数を減らしロウアドレスバッファの占めるチップ面積の縮小を図る半導体記憶装置を提供する。【構成】ロウアドレスバッファ1は、メモリセルアレイが複数のバンクに対して1つ設けられロウアドレス信号を入力する。ロウデコーダ2,3は、そのバンクに対して設けられそれぞれ共にロウアドレスバッファ1と接続されている。制御回路部4はクロック発生回路5と制御回路6とからなる。クロック発生回路5は、各バンクを指定するロウアドレス信号を入力し対応するバンクを指定する信号を制御回路6に出力する。制御回路6は、バンクを指定する信号に基づいてロウデコーダ2,3のうちの指定されたバンクのロウデコーダを活性化させるとともにロウアドレスバッファに対して該バッファが入力したロウアドレス信号を各ロウデコーダ2,3に出力させる。
請求項（抜粋）：
メモリセルアレイが複数のバンクに分割された半導体記憶装置において、複数のバンクに対して1つのロウアドレスバッファを設け、各バンクを指定するロウアドレス信号に基づいて指定されたバンクのロウデコーダを活性化させてロウアドレスバッファからのロウアドレス信号を入力させるようにした半導体記憶装置のバンク選択方法。
IPC (2件)：
FI (2件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved