特許
J-GLOBAL ID：200903033612814121

薄膜素子の製造方法

発明者：
原 雄二郎

原 雄二郎 について

, 
小野塚 豊

小野塚 豊 について

, 
三浦 健太郎

三浦 健太郎 について

, 
秋山 政彦

秋山 政彦 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 堀口 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2005-006876
公開番号（公開出願番号）：特開2006-196712
出願日： 2005年01月13日
公開日（公表日）： 2006年07月27日
要約：
【課題】 素子形成基板除去時に分離層が割れることによる、TFT製造歩留まりの低下を防止できる薄膜素子の製造方法を提供する。【解決手段】 複数のTFT102間に保護層601が形成されTFT102、保護層601下層に分離層402が形成されているため、中間転写基板701にTFT102が仮着され素子形成基板401、分離層402が除去される際に悪影響が及ぶことを防止できる。【選択図】 図13
請求項（抜粋）：
素子形成基板上に分離層、アンダーコート層を順次形成する工程と、 前記アンダーコート層上に薄膜素子を形成する工程と、 前記分離層を前記素子形成基板上の全面に残したまま前記薄膜素子を基板面内において分離する工程と、 分離された前記薄膜素子間に保護層を形成する工程と、 前記素子形成基板を除去する工程と、 前記薄膜素子を中間転写基板に転写する工程と、 を具備することを特徴とする薄膜素子の製造方法。
IPC (4件)：
H01L 27/12 ,  H01L 21/02 ,  H01L 21/336 ,  H01L 29/786
FI (2件)：
H01L27/12 B ,  H01L29/78 627D
Fターム (42件)：
5F110AA26 ,  5F110BB01 ,  5F110CC01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110EE03 ,  5F110EE06 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG25 ,  5F110GG28 ,  5F110GG32 ,  5F110GG51 ,  5F110HK02 ,  5F110HK08 ,  5F110HK34 ,  5F110NN03 ,  5F110NN04 ,  5F110NN05 ,  5F110NN14 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN35 ,  5F110NN43 ,  5F110NN46 ,  5F110NN49 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ12 ,  5F110QQ16 ,  5F110QQ19
引用特許：
出願人引用 (2件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM