特許
J-GLOBAL ID：200903033826259940
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
岡戸 昭佳 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-270983
公開番号（公開出願番号）：特開平10-116998
出願日： 1996年10月14日
公開日（公表日）： 1998年05月06日
要約：
【要約】【課題】 サージ電圧による素子破壊のおそれなくして高速スイッチングができる半導体装置をその製造方法とともに提供すること。【解決手段】 pn接合を介して接するpアノード領域14とn- カソード領域16とを有する半導体装置において、オン状態で少数キャリアが蓄積されるn-カソード領域16のうち、pn接合に近い位置に第1欠陥領域16aを設け、オフ反転後早期における逆回復電流に寄与する少数キャリアを減少させ、逆回復電流の立ち上がりを小さくして逆回復時間を短縮した。さらに、pn接合から見て第1欠陥領域16aより遠い位置に第2欠陥領域gを設け、逆回復時間の後半における逆回復電流に寄与する少数キャリアをも減少させ、逆回復電流の早期収束を図った。
請求項（抜粋）：
pn接合を構成する一導電型半導体領域と他導電型半導体領域とを有し、前記一導電型半導体領域内の少なくともpn接合箇所に隣接する部分に、不純物濃度が前記他導電型半導体領域の不純物濃度よりも低い低濃度領域を形成した半導体装置において、前記低濃度領域内に、他の部分よりも格子欠陥濃度が高い第1欠陥領域を設けたことを特徴とする半導体装置。
FI (2件)：
H01L 29/91 C
, H01L 29/91 J
