半導体素子のキャパシター製造方法

発明者：
出願人/特許権者：
代理人 (1件)：長谷川芳樹 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-166338
公開番号（公開出願番号）：特開平9-116115
出願日： 1996年06月26日
公開日（公表日）： 1997年05月02日
要約：

【要約】 (修正有)【課題】キャパシターの電極を安定化させ半導体素子の特性及び信頼性を向上できるようにした半導体素子のキャパシター製造方法を提供する。また、半導体素子の高集積化に適合した半導体素子のキャパシターの製造方法をも提供する。【解決手段】半導体基板上に絶縁層を形成する工程と、コンタクトプラグを形成する工程と、チタニウム膜/チタニウム窒化膜を形成する工程と、第1ルテニウム酸化膜を形成する工程と、第1SOG膜を形成する工程と、第1ルテニウム酸化膜の表面に不純物を注入する工程と、第2SOG膜を形成する工程と、第2及び第1SOG膜等を選択的に除去する工程と、第2及び第1SOG膜をマスクに第1ルテニウム酸化膜とチタニウム膜/チタニウム窒化膜をエッチングする工程と、第2及び第1SOG膜を除去し、誘電体膜を形成する工程と、誘電体膜上に第2ルテニウム酸化膜を形成する工程で構成される。

請求項（抜粋）：

半導体基板を用意する工程と、前記半導体基板上に絶縁層を形成する工程と、前記絶縁層を選択的に除去し、前記半導体基板を露出させるコンタクトホールを形成する工程と、前記コンタクトホールにコンタクトプラグを形成する工程と、前記コンタクトプラグを含む前記絶縁層の露出した表面上に、チタニウム膜/チタニウム窒化膜を形成する工程と、前記チタニウム/チタニウム窒化膜上に第1ルテニウム酸化膜を形成する工程と、前記第1ルテニウム酸化膜上に第1SOG膜を形成する工程と、前記第1ルテニウム酸化膜の表面に不純物を注入する工程と、前記第1SOG膜上に第2SOG膜を形成し、これらを選択的に除去する工程と、前記第2及び第1SOG膜をマスクとし、前記第1ルテニウム酸化膜とチタニウム膜/チタニウム窒化膜をエッチングする工程と、前記第2及び第1SOG膜を除去し、全体構造の表面上部に固有伝率を有する誘電体膜を形成する工程と、前記誘電体膜上に、第2ルテニウム酸化膜を形成する工程と、を含んで構成される半導体素子のキャパシター製造方法。

IPC (4件)：

H01L 27/108 , H01L 21/8242 , H01L 27/04 , H01L 21/822

FI (2件)：

H01L 27/10 621 B , H01L 27/04 C

引用特許：

審査官引用 (10件)

特開平3-108752
半導体装置の製造方法
公報種別：公開公報出願番号：特願平5-236136 出願人：富士通株式会社
特開平2-184079

全件表示

前のページに戻る