特許
J-GLOBAL ID：200903035083146951
半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-117534
公開番号（公開出願番号）：特開2003-318361
出願日： 2002年04月19日
公開日（公表日）： 2003年11月07日
要約：
【要約】【課題】 複数の半導体素子を積層した三次元構造を有する半導体装置において、装置全体の高さを低減しつつ、積層構造の機械的接合強度の信頼性を向上することができ、さらに放熱性を高めることができる半導体装置を提供することを課題とする。【解決手段】 インターポーザ1aとインターポーザ1bとに、それぞれ半導体素子3a及び半導体素子3bをフェイスダウン実装する。インターポーザ1aとインターポーザ1bとを、半導体素子3aの背面と半導体素子3bの背面とを対向させた状態で、インターポーザ間をハンダボール7により電気的に接続する。半導体素子3aと半導体素子3bとを接着剤12により接着固定する。
請求項（抜粋）：
回路形成面と該回路形成面とは反対側の背面とを有する第1の半導体素子と、該第1の半導体素子がフェイスダウン実装されて搭載されている面に第1の電極パッドを有する第1のインターポーザと、回路形成面と該回路形成面とは反対側の背面とを有する第2の半導体素子と、該第2の半導体素子がフェイスダウン実装されて搭載されている面に、第1のインターポーザと接続するための第2の電極パッドを有する第2のインターポーザと、前記第2のインターポーザの前記第2の半導体素子が搭載されている面とは反対側の面に設けられた外部接続端子とを有し、前記第1のインターポーザと前記第2のインターポーザとは、前記第1及び第2の電極パッド間において導電性部材により電気的に接続されており、且つ、前記第1の半導体素子の背面と前記第2の半導体素子の背面とが接着剤により固定されていることを特徴とする半導体装置。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
