特許

J-GLOBAL ID：200903035407461227

半導体の製造方法及びその製造装置

発明者： 西川 孝司 ,  北畠 真 ,  佐々井 洋一
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-162057
公開番号（公開出願番号）：特開平11-074199
出願日： 1998年06月10日
公開日（公表日）： 1999年03月16日
要約：

【要約】【課題】 欠陥が少ないGaN系半導体結晶を確実に得られるようにする。【解決手段】 まず、基板の前処理として、面方位が(111)面のSiよりなる基板11をフッ酸に浸漬して、基板11の主面のダングリングボンドを終端させるためのH原子層12を形成する。次に、この基板11をMBE装置における高真空の反応容器内に搬入し、搬入された基板11のH原子層12の上に、Gaの分子線及びSeの分子線をそれぞれ供給することにより、ファンデルワールス結晶体であるGaSeよりなるバッファ層13を成長させる。次に、Seの供給を止め、代わりに、基板11のバッファ層13の上に、高周波又は電子サイクロトロン共鳴を用いて活性化されたN2 ガスを窒素源として供給することにより、GaNよりなる半導体層14を成長させる。

請求項（抜粋）：

結晶構造を有する基板上にファンデルワールス結晶体よりなるバッファ層を形成するバッファ層形成工程と、前記バッファ層の上にガリウムと窒素とを含む半導体層を形成する半導体層形成工程とを備えていることを特徴とする半導体の製造方法。

IPC (5件)：

H01L 21/203 ,  C30B 29/38 ,  H01L 21/205 ,  H01L 33/00 ,  H01S 3/18

FI (5件)：

H01L 21/203 M ,  C30B 29/38 D ,  H01L 21/205 ,  H01L 33/00 C ,  H01S 3/18

引用特許：

審査官引用 (4件)

• 半導体薄膜の成膜方法
  公報種別：公開公報   出願番号：特願平7-114166   出願人：富士電機株式会社
• エピタキシャルウェハおよびその製造方法
  公報種別：公開公報   出願番号：特願平6-337797   出願人：住友電気工業株式会社
• 窒化ガリウム系薄膜の成長方法
  公報種別：公開公報   出願番号：特願平3-265835   出願人：旭化成工業株式会社
• 分子線エピタキシー装置
  公報種別：公開公報   出願番号：特願平6-102299   出願人：新日本製鐵株式会社