特許

J-GLOBAL ID：200903035604703518

回路基板

発明者： 岸本和之 ,  岡本裕貴 ,  泉勲 ,  北田良二 ,  宮川茂 ,  家村浩文
出願人/特許権者： トーワ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-040883
公開番号（公開出願番号）：特開2000-243871
出願日： 1999年02月19日
公開日（公表日）： 2000年09月08日
要約：

【要約】【課題】 BGAを製造する際に、モールド樹脂による樹脂封止工程において、半導体チップが静電破壊されることを防止する。【解決手段】 各々回路基板25aの上面と下面とに、回路パターン21a,21bと、回路パターン21a上に順次設けられた保護膜22a,23aと、回路パターン21b上の保護膜22bと、回路パターン21bから延びて設けられたランド24とを備えると共に、保護膜23aが導電性を与えられる。これによって、モールド樹脂によって封止された後に回路基板25aが上型40から引き離される際に発生する静電気が抑制されるので、半導体チップ30に印加される静電気が低減されて、半導体チップ30の静電破壊が防止される。

請求項（抜粋）：

電子部品が載置された後にモールド樹脂によって樹脂封止される回路基板であって、前記回路基板上に設けられ前記電子部品に対して電気信号を授受するための回路パターンと、前記回路パターンを保護するために該回路パターンのうち少なくとも一部を覆って設けられるとともに、導電性を有する保護膜とを備えたことを特徴とする回路基板。

IPC (2件)：

H01L 23/12 ,  H01L 21/56

FI (2件)：

H01L 23/12 Z ,  H01L 21/56 T

Fターム (5件)：

5F061AA01 ,  5F061BA04 ,  5F061CA21 ,  5F061CB07 ,  5F061CB12

引用特許：

審査官引用 (7件)

• 混成集積回路
  公報種別：公開公報   出願番号：特願平5-257106   出願人：富士ゼロックス株式会社
• 特開平1-165495
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平9-071641   出願人：日本電信電話株式会社
• 情報媒体の製造方法
  公報種別：公開公報   出願番号：特願平5-250993   出願人：カシオ計算機株式会社
• プリント基板上へのベアチップ実装構造
  公報種別：公開公報   出願番号：特願平7-205796   出願人：株式会社デンソー
• 特開昭61-198656
  
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平10-043135   出願人：シチズン時計株式会社