特許
J-GLOBAL ID：200903035771559593

多層プリント配線板およびその製造方法

発明者：
伊藤 宗太郎

伊藤 宗太郎 について

, 
高橋 通昌

高橋 通昌 について

, 
三門 幸信

三門 幸信 について


出願人/特許権者：
イビデン株式会社

イビデン株式会社 について


代理人 (2件)： 小川 順三 ,  中村 盛夫
公報種別：公開公報
出願番号（国際出願番号）：特願2005-364089
公開番号（公開出願番号）：特開2007-165810
出願日： 2005年12月16日
公開日（公表日）： 2007年06月28日
要約：
【課題】電気的接続性や信頼性を確保し、信号遅延などの影響を受けにくい半導体素子実装多層プリント配線板とその製造方法について提案する。【解決手段】半導体素子が内蔵された樹脂絶縁層上に、他の樹脂絶縁層と導体層とが交互に積層され、それらの導体層間の電気的接続が樹脂絶縁層に形成されたビアホールまたは全層を貫通して形成されたスルーホール導体層を介して行われる多層プリント配線板において、半導体素子を内蔵する樹脂絶縁層に第1のビアホールを形成すると共に、その樹脂絶縁層に隣接して形成された他の樹脂絶縁層には、半導体素子の接続パッドに接続される第2のビアホールおよび第1のビアホールに接続される第3のビアホールを形成し、さらに、第2のビアホールと第3のビアホールとを電気的に接続する導体回路、あるいは第2のビアホールをスルーホール導体に電気的に接続する導体回路を形成する。【選択図】図10
請求項（抜粋）：
半導体素子が内蔵された樹脂絶縁層上に、他の樹脂絶縁層と導体層とが交互に積層され、それらの導体層間の電気的接続が樹脂絶縁層に形成されたビアホールまたは全層を貫通して形成されたスルーホール導体層を介して行われる多層プリント配線板であって、 前記半導体素子は、樹脂絶縁層に形成した凹部内に埋設されると共に、その樹脂絶縁層には、その上面および下面に形成された導体層間を電気的に接続する第1のビアホールが形成され、 前記半導体素子が内蔵された樹脂絶縁層上に形成された他の樹脂絶縁層には、前記半導体素子の接続パッドに接続される第2のビアホールおよび前記第1のビアホールに接続される第3のビアホールが形成され、さらに、前記第2のビアホールと第3のビアホールとを電気的に接続する導体回路、あるいは前記第2のビアホールを前記スルーホール導体層に電気的に接続する導体回路が形成されてなる多層プリント配線板。
IPC (4件)：
H01L 23/12 ,  H05K 3/46 ,  H01L 25/18 ,  H01L 25/04
FI (6件)：
H01L23/12 N ,  H05K3/46 Q ,  H05K3/46 N ,  H05K3/46 X ,  H05K3/46 B ,  H01L25/04 Z
Fターム (38件)：
5E346AA06 ,  5E346AA12 ,  5E346AA15 ,  5E346AA22 ,  5E346AA32 ,  5E346AA42 ,  5E346AA43 ,  5E346AA51 ,  5E346AA60 ,  5E346BB03 ,  5E346BB04 ,  5E346BB07 ,  5E346BB16 ,  5E346CC04 ,  5E346CC09 ,  5E346CC32 ,  5E346CC54 ,  5E346CC55 ,  5E346CC57 ,  5E346CC58 ,  5E346DD02 ,  5E346DD24 ,  5E346DD32 ,  5E346EE31 ,  5E346FF01 ,  5E346FF03 ,  5E346FF07 ,  5E346FF14 ,  5E346FF22 ,  5E346FF45 ,  5E346GG02 ,  5E346GG15 ,  5E346GG17 ,  5E346GG18 ,  5E346GG22 ,  5E346HH07 ,  5E346HH18 ,  5E346HH25
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM