バルクシリコン上に1T-DRAMを製造するための方法

発明者： ,
出願人/特許権者：
代理人 (2件)：山田行一 , 野田雅一
公報種別：公開公報
出願番号（国際出願番号）：特願2007-067107
公開番号（公開出願番号）：特開2007-294897
出願日： 2007年03月15日
公開日（公表日）： 2007年11月08日
要約：

【課題】絶縁膜上に形成する1T-DRAMを提供する。【解決手段】集積回路は、バルクシリコン層及びバルクシリコン層の上に製造された相補型MOSFET(CMOS)トランジスタを有するバルク技術集積回路(バルクIC)を備えている。この集積回路はまた、バルクICに隣接して設けられ且つ一体化された単一トランジスタのダイナミックランダムアクセスメモリ(1T-DRAM)セル212を備えている。【選択図】図1E

請求項（抜粋）：

バルクシリコン層、及び該バルクシリコン層上に製造された相補型MOSFET(CMOS)トランジスタを有するバルク技術集積回路(バルクIC)と、前記バルクICに隣接して設けられ且つ一体化された第1の単一トランジスタダイナミックランダムアクセスメモリ(1T-DRAM)セルと、を備える集積回路。

IPC (5件)：

H01L 21/824 , H01L 27/108 , H01L 21/823 , H01L 27/092 , H01L 27/00

FI (3件)：

H01L27/10 321 , H01L27/08 321G , H01L27/00 301A

Fターム (26件)：

5F048AB01 , 5F048AC01 , 5F048AC03 , 5F048BA01 , 5F048BA16 , 5F048BA19 , 5F048BA20 , 5F048BB06 , 5F048BB07 , 5F048BC03 , 5F048BC06 , 5F048BC15 , 5F048BC18 , 5F048BE03 , 5F048BF06 , 5F048BF16 , 5F048CB01 , 5F048CB03 , 5F048DA23 , 5F083AD02 , 5F083AD69 , 5F083GA10 , 5F083KA05 , 5F083MA06 , 5F083MA20 , 5F083PR25

引用特許：

審査官引用 (4件)

半導体記憶装置
公報種別：公開公報出願番号：特願2004-056298 出願人：株式会社東芝
半導体素子
公報種別：公開公報出願番号：特願2002-191088 出願人：セイコーエプソン株式会社
半導体装置
公報種別：公開公報出願番号：特願平10-048672 出願人：株式会社半導体エネルギー研究所

全件表示

前のページに戻る