特許
J-GLOBAL ID：200903036795675426

半導体ウェハの分割方法、及び半導体素子の製造方法

発明者：
土師 宏

土師 宏 について

, 
有田 潔

有田 潔 について

, 
中川 顕

中川 顕 について

, 
野田 和宏

野田 和宏 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (2件)： 河宮 治 ,  和田 充夫
公報種別：公開公報
出願番号（国際出願番号）：特願2004-292181
公開番号（公開出願番号）：特開2006-108339
出願日： 2004年10月05日
公開日（公表日）： 2006年04月20日
要約：
【課題】 それぞれの半導体素子を個片に分割する半導体ウェハの分割において、当該分割により生じるウェハの欠片が、個片に分割された上記それぞれの半導体素子の表面に付着することを防止する。【解決手段】 半導体ウェハ1において格子状に配置されたそれぞれの仮想分割線と上記ウェハの外周輪郭である円周線により区分される複数の仮想分割領域の中で、上記円周線と上記仮想分割線とにより区分された大略三角形状のそれぞれの領域5bを除去領域として、当該それぞれの除去領域5bにおける上記半導体ウェハ1のマスク配置側表面の全体を露出させるようにマスク5cを配置し、上記半導体ウェハ1の上記マスク配置側表面よりプラズマエッチングを施し、分割線5aに沿って上記それぞれの半導体素子を分割するとともに、当該半導体ウェハ1における上記それぞれの除去領域5bに相当する部分を除去する。【選択図】図9
請求項（抜粋）：
半導体ウェハにおいて格子状に配置されたそれぞれの仮想分割線と上記半導体ウェハの外周輪郭である円周線により区分される複数の仮想分割領域の中で、上記それぞれの仮想分割線により区分された矩形状のそれぞれの領域を単位素子形成領域として、当該それぞれの単位素子形成領域に半導体素子が形成された上記半導体ウェハのマスク配置側表面において、上記それぞれの半導体素子を個片に分割するための分割線を上記それぞれの単位素子形成領域を区分する上記それぞれの仮想分割線の配置位置に画定するように、かつ、上記それぞれの仮想分割領域の中で上記半導体ウェハの上記円周線と上記それぞれの仮想分割線とにより区分された大略三角形状のそれぞれの領域を除去領域として、当該それぞれの除去領域における上記マスク配置側表面の全体を露出させるようにマスクを配置し、 その後、上記半導体ウェハの上記マスク配置側表面よりプラズマエッチングを施し、上記画定された分割線に沿って上記それぞれの半導体素子を分割するとともに、当該半導体ウェハにおける上記それぞれの除去領域に相当する部分を除去することを特徴とする半導体ウェハの分割方法。
IPC (1件)：
H01L 21/301
FI (3件)：
H01L21/78 Q ,  H01L21/78 A ,  H01L21/78 S
引用特許：
出願人引用 (2件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM