特許
J-GLOBAL ID：200903037930069023
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2002-208643
公開番号（公開出願番号）：特開2004-055684
出願日： 2002年07月17日
公開日（公表日）： 2004年02月19日
要約：
【課題】高密度化及び薄型化を意図した半導体装置を製造するにあたり、薄化された半導体基板の取扱いを容易に行えるようにすると共に、その半導体基板のダイシングを短時間で行えるようにする。【解決手段】半導体装置として分割されるべき各素子形成領域が画定されている側の面に保護フィルム22が貼着された保護フィルム付半導体基板20を治具11〜13に固定保持し、この保護フィルム付半導体基板20の露出している側の全面に金属層23,24を形成した後、レーザにより、金属層23,24の、各素子形成領域を区分けする境界部分に対応する部分を除去し、さらにプラズマエッチング等により、金属層の除去された部分に沿って半導体基板21を各半導体装置30に分割(ダイシング)する。【選択図】 図4
請求項（抜粋）：
半導体基板のそれぞれ半導体装置として分割されるべき各素子形成領域が画定されている側の面に保護フィルムが貼着された保護フィルム付半導体基板を、該保護フィルムが貼着されている側と反対側の面のみを露出させて治具に固定保持する工程と、
前記治具によって固定保持された保護フィルム付半導体基板の露出している側の全面に金属層を形成する工程と、
レーザにより、前記金属層の、前記各素子形成領域を区分けする境界部分に対応する部分を除去する工程と、
ドライエッチング又はウエットエッチングにより、前記金属層の除去された部分に沿って前記半導体基板をそれぞれ1つの素子形成領域が含まれるように各半導体装置に分割する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (1件)：
引用特許：
出願人引用 (13件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
