特許
J-GLOBAL ID：200903037064194670
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-277750
公開番号（公開出願番号）：特開平10-125617
出願日： 1996年10月21日
公開日（公表日）： 1998年05月15日
要約：
【要約】【課題】低抵抗でかつトランジスタのしきい値変動の無い安定で信頼性のあるポリサイド構造またはメタル構造の電極を、工程数が少なくかつプロセスマージンが十分にある量産性のある方法で実現すること。【解決手段】LP-CVD法によりポリシリコン膜4を約500nm形成し、酸素を含む不活性ガスを1〜10分間流して酸化性雰囲気にし、2nm程度の厚さの酸化シリコン層でなる拡散防止層5を形成する。ポリシリコン膜6を堆積し、ジクロロシランガスと六フッ化タングステンガスを用いてタングステンシリサイド膜7を堆積する。拡散防止層5により、フッ素がゲート酸化膜に拡散して厚くするのを阻止する。
請求項（抜粋）：
半導体基板上に配線用の導電膜を形成する工程を有する半導体装置の製造方法において、前記導電膜を形成する工程が、不純物の拡散防止作用を有し厚さ方向に導電性のある拡散防止層が含まれるシリコン膜を形成する工程と、該シリコン膜上にハロゲン化金属を少なくとも一つの原料ガスとしてシリサイド膜または金属膜を気相成長する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/28 301
, H01L 21/3205
H01L 21/28 301 D
, H01L 21/88 Q
